技術分析

セミコンジャパン2022では、半導体パッケージングのブースが全体の半分近くを占め、プロセスの前工程だけではなく、後工程との間にある特に先端パッケージング技術に注目が集まった。12月15日に開催されたAPCS（Advanced Packaging and Chiplet Summit）2022では、Intel、TSMC、AMDなどの先端パッケージへの取り組みが目を引いた。 [→続きを読む]

ムーアの法則、すなわち商用の半導体製品に集積されるトランジスタの数は2年ごとに倍増する、という経済法則は、留まることを知らない。微細化は止まっているもののDTCOによって3次元化で集積度を高める技術は続いているからだ。ベルギーの半導体研究所imecは、将来に備えSTCO（System Technology Co-Optimization）を提唱し、CMOSのスケーリングがさらに続く道筋を示した。 [→続きを読む]

米Micron Technologyが1β nmプロセスノードで製造した64GビットのDDR5x-DRAMのサンプル出荷を開始した。Micronが述べる1β nmプロセスノードは、13nm以下のプロセスノードだという。12〜13nmとの見方もある。リソグラフィパターニングの実現には、液浸マルチパターンニングを用いており、EUVは用いていない。製造はまず東広島工場で行う。 [→続きを読む]

IBMは、汎用CPUに代わってディープラーニング専用の学習と推論を行うAIチップAIU（Artificial Intelligence Unit）を開発した。画像認識から自然言語処理までAIのワークフローを実行し、多数のフォーマットをサポートする専用のAIチップである。32個のプロセッサコアを持ち、5nmプロセスノードで製造されており、230億トランジスタを集積している。 [→続きを読む]

日清紡マイクロデバイスは、ドップラーレーダーを利用した人感センサを開発、検出エリアを水平・垂直とも従来の3倍広げた人感センサモジュールを製品化した。ドップラーレーダーは動く物体を検出する。歩行者や自転車クルマなど動く物体を暗闇や濃霧や吹雪、高温・低温の厳しい環境下でも検出する。サイズはわずか17.2mm×25mm×3mm。 [→続きを読む]

Intelが第13世代と呼ぶ新型CoreプロセッサRaptor Lakeを9月中旬のInnovation Dayで発表したが、このほど国内でもその詳細を明らかにした。プロセス的にはIntel7とSuperfin技術を使い、昨年発表した第12世代Core CPUと比べ電力効率を大幅に上げ、同じ性能なら消費電力を1/4に削減、同じ電力なら性能を37%上げた。 [→続きを読む]

Armは、クラウドサービス企業向けのデータセンターやスーパーコンピュータなど大量のCPUやGPUを使うコンピューティングのインフラに向けたネットワークプロセッサDPUを今後伸ばしていくことを明らかにした。データを移動・処理するためのDPUプロセッサであるNeoverseのロードマップを描き、性能優先、消費電力優先、中間のミッドレンジへと拡大していく（図1）。 [→続きを読む]

Mott遷移と呼ばれる、金属と絶縁体との変化を利用したメモリであるCeRAM（参考資料1）のデバイス研究が一歩進んだ。このメモリは、遷移金属酸化物の特性を生かし、高抵抗か低抵抗かの状態を作り出し、1と0に対応させている。300mmウェーハ上にメモリセルを作り出し、その動作を確認した。 [→続きを読む]

TSMCが8月30日に台湾でTechnology Symposiumを開催した後、今回は3年ぶりに日本に立ち寄りその概略を紹介、N2プロセスノードまでのロードマップを示した。ただ、1次元的な微細化寸法はもはや意味がなく、TSMCは1次元的なスケーリングから2次元的な面積スケーリングへとシフトしてきている。同社ビジネス開発のシニアVP、Kevin Zhang氏（図1）に同社の戦略を聞く。なお、9月28日に開催予定のセミコンポータル会員限定Free Webinarは「TSMC研究」がテーマである。 [→続きを読む]

Micron Technologyがこれまで最多のセル層数である232層の3D-NANDフラッシュメモリを開発（図1）、それを搭載したCrucialブランドのSSDのサンプル出荷を限定ユーザー向けに始めた（参考資料1）。量産は2022年末になる見込みだ。232層と3ビット/セル技術でNANDフラッシュは1Tビットのチップと2Tバイトのパッケージ容量を実現できるという。 [→続きを読む]