技術分析

Nvidiaが半導体メーカーの中で唯一、時価総額1兆ドルを超えた。同社の2024年度第1四半期（2023年2〜4月期）の売上額はまだ前年の金額にも達しなかったにもかかわらず、次の四半期売上額を前四半期比53%増の110億ドルとの見通しを発表したためだ。その原動力は生成AI向けのGPUだ。特に最高性能のH100というGPUの供給が足りないため、生成AI業者はチップを製造するTSMCから順番待ちを強いられている。 [→続きを読む]

TSMCは自動車向けの半導体チップに関してもADAS（先進ドライバー支援システム）や自動運転向けなどの演算主体のSoCプロセッサ向けに、そして最先端の3nmプロセスノードの技術「N3AE」を自動車およびHPC（High Performance Computing）向けに、2024年に提供する。さらに高周波無線技術でも6nmノードを導入する。同社ビジネス開発担当シニアVPのKevin Zhang氏（図1）が語った。 [→続きを読む]

Armが次世代スマートフォン向けの最新版64ビットIPコアセット「Arm Total Compute 2023 (TCS23)」（図1）を発表した。スマホに重要な最新のCPUコアとGPUコアをまとめただけではなく、様々なCPUと共有キャッシュメモリを一致させる（コヒーレントな）システムコアDSU-120も一緒にしたパッケージである。 [→続きを読む]

バッテリ動作が可能な低消費電力ながら、Bluetooth LE（Low Energy）やWi-Fi、さらにメッシュネットワーク仕様のThreadにも対応し、全ての規格に対応できるMatterプロトコルを持ち、IoTセキュリティ規格PSA認証で最も高いレベル3にも対応する近距離無線チップ「nRF54H20」をノルウェーのNordic Semiconductorが日本へ顔見せした。 [→続きを読む]

Texas Instruments（TI）が開発したSiCパワートランジスタ向けのゲートドライバIC製品「UCC5880-Q1」は、SiCパワーMOSFETの欠点を解消したドライバICだ（図1）。SiCはIGBTと比べ、少数キャリアの蓄積時間がない分、高速にスイッチできる。しかし、オーバーシュートやリンギングなどのノイズを発生しがちになる。TIのチップはこの欠点を解消した。 [→続きを読む]

クロックの立ち上がりと降下でトリガーをかけるLPDDR（Low Power Double Data Rate）技術は、これまでDRAMの高速化技術であった。これを高速アクセスに使ったNORフラッシュメモリをInfineon Technologiesが開発、サンプル出荷を開始した。狙いは車載コンピュータのリアルタイム動作である。LPDDR4のDRAMと比べ読み出しアクセス時間が10nsと5倍速いという。 [→続きを読む]

波長13.5nmのEUV（Extreme Ultra Violet）リソグラフィでもダブルパターニングが導入され始めた。ただし、解像度が30nmまでしか得られないため、位置合わせが難しい。Applied Materialsは、最小のパターン幅を安定に形成するパターンシェイピング技術を導入する装置「Centura Sculpta」を開発した。これを使えばダブルパターニングと同等な寸法を安定に形成できる。 [→続きを読む]

プロセスノード2nm以降の次世代半導体チップ製造に欠かせない、計算機リソグラフィ（Computational Lithography）のエコシステムをTSMCとNvidia、ASML、Synopsysが設立した。3nmノードの実チップ上での最小寸法が13nm台までやってきて、波長13.5nmのEUVリソでもOPC（光近接効果補正）の導入が欠かせなくなってきた。計算機リソはそのための技術である。 [→続きを読む]

プリント基板だけではなく、テフロンなどの基板にも密着性の良い配線を形成できる技術を岩手大学が開発、高周波特性の優れた回路を容易に形成できるようになる。岩手大のi-SBと呼ばれる技術は、分子接合材を用いる異種材料接合技術である。産業界もすでに着目し始め、実用化に向けたエコシステムの構築中だ。この技術を普及させるためのプラットフォームを今秋には構築する計画で進めている。 [→続きを読む]

半導体工場の脱炭素化が求められるようになってきたが、ベルギーの研究開発会社であるimecは、リソグラフィとエッチング工程における環境負荷を定量的に評価するシミュレーションを発表した。半導体プロセスの環境評価によりCO2削減への対策を打つことができる。まずはリソとエッチング工程でEUVの優位性が示された。 [→続きを読む]