プロセス
2023年の世界半導体市場は10%程度のマイナス成長になりそうだという見通しの中、車載向けだけはプラス10%程度の成長が予想されている。中でもパワーMOSFETに使うn型SiCウェーハの需要が増えている。2022年には前年比15%程度の成長を示したが23年も22%成長、さらに2027年まで年率平均17%で成長し続けそうだ。
[→続きを読む]
SiCパワー半導体市場が急速に湧き上がっている。クルマの電動化によりインバータやオンボードチャージャーにSiCが使われているが、このEV市場に向けて安定供給するための戦略的な提携やM&Aが活発化している。SiCパワー半導体の市場規模はまだ16億ドル程度だが、2026年にはCAGR35%で53.3億ドルに増加するという見通しまで出てきた(図1)。
[→続きを読む]
6月11日から京都で開催されるVLSI Symposiumのプログラムが決まった。投稿論文数はこの10年間で最多の359件、採択数は123件、採択率は34%となった。2017年から回路とプロセスが一体化したVLSI Sympoだが、2023年の全体テーマは「持続可能な未来のため、VLSIデバイス技術と回路技術を再始動」である。FinFETの次となるGAAやCFET、など新トランジスタ技術や裏面電源技術などの実装技術が話題になりそうだ。
[→続きを読む]
2023年第1四半期(1Q)の見通しが前年同期比でマイナスになる見込みを半導体各社が発表した中で、オランダのリソグラフィメーカーASMLが前年同期比90.9%増という驚異的な成長率を示し、67億4600万ユーロの売上額を達成した。粗利益50.6%、営業利益32.7%と絶好調である。ASMLの好調は今後も続くのだろうか。
[→続きを読む]
プロセスノード2nm以降の次世代半導体チップ製造に欠かせない、計算機リソグラフィ(Computational Lithography)のエコシステムをTSMCとNvidia、ASML、Synopsysが設立した。3nmノードの実チップ上での最小寸法が13nm台までやってきて、波長13.5nmのEUVリソでもOPC(光近接効果補正)の導入が欠かせなくなってきた。計算機リソはそのための技術である。
[→続きを読む]
半導体工場の脱炭素化が求められるようになってきたが、ベルギーの研究開発会社であるimecは、リソグラフィとエッチング工程における環境負荷を定量的に評価するシミュレーションを発表した。半導体プロセスの環境評価によりCO2削減への対策を打つことができる。まずはリソとエッチング工程でEUVの優位性が示された。
[→続きを読む]
半導体製造が弱体化していた米国でファウンドリビジネスが前向きに動き出した。Intelのファウンドリ部門が台湾MediTekにファウンドリサービスを提供することで合意した。米ミネソタ州のSkyWater Technologyがインディアナ州、Purdue(パデュー)大学と共同で半導体製造工場を建設する。GlobalFoundriesはSTMicroelectronicsと共同でFD-SOI新工場をクロルに設立することで合意した。
[→続きを読む]
IBM Researchは、東京エレクトロンとパートナーシップを結び、米ニューヨーク州のアルバニーにおいて共同で300mmウェーハ同士を接着するための3D-ICスタック技術を開発したとブログで明らかにした。3D-ICは、TSV(through silicon via)技術で2枚以上のウェーハ同士を接続して3次元的に集積する技術。薄いウェーハを容易に取り扱えるようにした。
[→続きを読む]
今年のVLSI Symposiumはこれまでのテクノロジーと回路を分けずに1本化することが決まった。半導体チップの微細化や複雑さから、プロセスと回路技術を分離することが難しくなり、新しい技術への対応が必要になってきたためだ。しかも昨年一昨年のオンラインから、リアルとのハイブリッドで開催される。
[→続きを読む]