Semiconductor Portal

技術分析

» セミコンポータルによる分析 » 技術分析

Arm、3種類のCPUコアとGPUコア、共有キャッシュ論理をセットで提供

Arm、3種類のCPUコアとGPUコア、共有キャッシュ論理をセットで提供

Armが次世代スマートフォン向けの最新版64ビットIPコアセット「Arm Total Compute 2023 (TCS23)」(図1)を発表した。スマホに重要な最新のCPUコアとGPUコアをまとめただけではなく、様々なCPUと共有キャッシュメモリを一致させる(コヒーレントな)システムコアDSU-120も一緒にしたパッケージである。 [→続きを読む]

Nordic Semiconductor、BLE+Wi-Fi+Thread+Matterの無線チップを製品化

Nordic Semiconductor、BLE+Wi-Fi+Thread+Matterの無線チップを製品化

バッテリ動作が可能な低消費電力ながら、Bluetooth LE(Low Energy)やWi-Fi、さらにメッシュネットワーク仕様のThreadにも対応し、全ての規格に対応できるMatterプロトコルを持ち、IoTセキュリティ規格PSA認証で最も高いレベル3にも対応する近距離無線チップ「nRF54H20」をノルウェーのNordic Semiconductorが日本へ顔見せした。 [→続きを読む]

TI、SiCを効率よく駆動するドライバICでEVの走行距離を延ばす

TI、SiCを効率よく駆動するドライバICでEVの走行距離を延ばす

Texas Instruments(TI)が開発したSiCパワートランジスタ向けのゲートドライバIC製品「UCC5880-Q1」は、SiCパワーMOSFETの欠点を解消したドライバICだ(図1)。SiCはIGBTと比べ、少数キャリアの蓄積時間がない分、高速にスイッチできる。しかし、オーバーシュートやリンギングなどのノイズを発生しがちになる。TIのチップはこの欠点を解消した。 [→続きを読む]

未来車載コンピュータ向けLPDDRのNORフラッシュ、Infineonがサンプル出荷

未来車載コンピュータ向けLPDDRのNORフラッシュ、Infineonがサンプル出荷

クロックの立ち上がりと降下でトリガーをかけるLPDDR(Low Power Double Data Rate)技術は、これまでDRAMの高速化技術であった。これを高速アクセスに使ったNORフラッシュメモリをInfineon Technologiesが開発、サンプル出荷を開始した。狙いは車載コンピュータのリアルタイム動作である。LPDDR4のDRAMと比べ読み出しアクセス時間が10nsと5倍速いという。 [→続きを読む]

Applied、EUVの寸法を半減させるパターンシェイピング装置を開発

Applied、EUVの寸法を半減させるパターンシェイピング装置を開発

波長13.5nmのEUV(Extreme Ultra Violet)リソグラフィでもダブルパターニングが導入され始めた。ただし、解像度が30nmまでしか得られないため、位置合わせが難しい。Applied Materialsは、最小のパターン幅を安定に形成するパターンシェイピング技術を導入する装置「Centura Sculpta」を開発した。これを使えばダブルパターニングと同等な寸法を安定に形成できる。 [→続きを読む]

NvidiaがASML、TSMC、Synopsysと組み、計算機リソで2nmノードを突破へ

NvidiaがASML、TSMC、Synopsysと組み、計算機リソで2nmノードを突破へ

プロセスノード2nm以降の次世代半導体チップ製造に欠かせない、計算機リソグラフィ(Computational Lithography)のエコシステムをTSMCとNvidia、ASML、Synopsysが設立した。3nmノードの実チップ上での最小寸法が13nm台までやってきて、波長13.5nmのEUVリソでもOPC(光近接効果補正)の導入が欠かせなくなってきた。計算機リソはそのための技術である。 [→続きを読む]

配線金属膜をどのような基板にも付けられるi-SB技術を岩手大が事業化へ

配線金属膜をどのような基板にも付けられるi-SB技術を岩手大が事業化へ

プリント基板だけではなく、テフロンなどの基板にも密着性の良い配線を形成できる技術を岩手大学が開発、高周波特性の優れた回路を容易に形成できるようになる。岩手大のi-SBと呼ばれる技術は、分子接合材を用いる異種材料接合技術である。産業界もすでに着目し始め、実用化に向けたエコシステムの構築中だ。この技術を普及させるためのプラットフォームを今秋には構築する計画で進めている。 [→続きを読む]

Imec、脱炭素のためのリソとエッチング工程の評価手法を開発

Imec、脱炭素のためのリソとエッチング工程の評価手法を開発

半導体工場の脱炭素化が求められるようになってきたが、ベルギーの研究開発会社であるimecは、リソグラフィとエッチング工程における環境負荷を定量的に評価するシミュレーションを発表した。半導体プロセスの環境評価によりCO2削減への対策を打つことができる。まずはリソとエッチング工程でEUVの優位性が示された。 [→続きを読む]

「少量多品種のAIチップにはFPGAが最適」、東工大発ベンチャー

「少量多品種のAIチップにはFPGAが最適」、東工大発ベンチャー

AIチップならFPGAが向いている。こういった考えでAI(機械学習)プラットフォームを作り、さまざまな分野に応用するため起業した東京工業大学発のスタートアップがいる。Tokyo Artisan Intelligence(TAI)社だ。漁の養殖場での尾数計測作業を自動化し、鉄道のレール検査などにもAIを活用し、POC(実証実験)を終えたところにいる。 [→続きを読む]

GaNの常識を覆す1200Vの技術でEV市場を狙うパワー半導体ベンチャー

GaNの常識を覆す1200Vの技術でEV市場を狙うパワー半導体ベンチャー

高耐圧のパワー半導体には、物質特性としてSiよりも絶縁耐圧の高いSiCやGaNの方が有利だ。しかしながらSiCでは1200Vの耐圧を得られるが、高価でなかなか普及しない。GaNの横型HEMTトランジスタは650V程度しか耐圧が得られない。こんな常識がSi、SiC、GaNのパワー半導体でこれまでまかり通っていた。 [→続きを読む]

<<前のページ 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 次のページ »