» セミコンポータルによる分析 » 技術分析
コマツエンジニアリングは、シリコンチップ上に2次元バーコードのID番号を打ち込むIDマーカーを開発、このほど販売を開始した。半導体ICチップ表面の一部に100μm角の領域に2次元のバーコードをレーザーマーカーによって印字する。この2次元バーコードはSEMIが提案している規格に準拠している。問題があったときにはリコールが義務付けられている自動車業界に向け、チップごとに製造番号を追跡できるため問題解決を促進する。 [→続きを読む]
NECエレクトロニクスは、5Gbpsと高速のUSB3.0に準拠したホストコントローラIC、μPD720200を開発、6月から世界に先駆けてサンプル出荷する。このICは、USB2.0が開発された当時の通信ソフトウエアを流用でき、しかもデータレートは5GbpsとUSB2.0の10倍以上高速。USBバスの本来の用途であるパソコン向けにまず販売していき、周辺のHDDからビデオカメラ、デジタルカメラ、DVDレコーダなどビデオの高速転送用途へと展開していく。 [→続きを読む]
デジタルLSIの設計検証ツールと、カスタム・レイアウトエディタに特化するSpringSoft社が二つの新製品を発表、アグレッシブに売り込みをかけている。台湾と米国にそれぞれ本社を置くSpringSoft社は、買収を繰り返してきた典型的なEDAベンダー。だが、独特のニッチマーケットに集中する同社の戦略は台湾企業らしいやり方であり、日本企業とは全く異なる。 [→続きを読む]
照明用LEDの新しい応用を第12回組み込みシステム開発技術展（ESEC）においてNECが提案した。これは、LEDの灯りにデータ変調をかけ、照明ランプの下にあるデバイスと通信したり、位置を検出したりしようというシステムである。従来の白熱ランプや蛍光灯ではスイッチをマイクロ秒〜ミリ秒でオンオフできなかったが、LEDだからこそkbps〜Mbpsのデータ通信ができる。LEDならではの新しい応用となる。 [→続きを読む]
ハーフミラーもスプリッタも全く使わない新型光学式顕微鏡が液晶産業で活躍している。光の全反射を利用できるため、これまでの光学顕微鏡では見づらかったガラスやプラスチック表面のキズや欠陥を大きく浮き出たせるようにその鮮明な画像を見ることができる。千葉県柏市にあるベンチャー企業エムテック社が、この全反射方式の光学顕微鏡を開発、液晶産業、半導体産業、金型産業などにこの顕微鏡を提供してきた。 [→続きを読む]
携帯機器を楽しくする機能部品が登場した。携帯機器に新しい遊び感覚のユーザーインターフェースをつけられるMEMSモーションセンサーとそのアルゴリズムを組み込んだASIC製品を米Kionix社が開発した。このソリューションを例えばスマートフォンに使えばそのスクリーンを1回軽くたたくと拡大し、2回たたくと縮小するなど楽しいユーザーインターフェースを設計できる。3軸センサーなので、スクリーンの前後、左右、上下それぞれを1回あるいは2回たたくと自分の望む機能を付加できる。 [→続きを読む]
ノルウェーで2007年5月に生まれたばかりのベンチャーArctic Silicon Devices社が、これからのアナログシグナルチェーンを1チップに集積する戦略を進めている。もちろん、低消費電力が大前提だ。低消費電力のアナログとミクストシグナルを得意とするこのベンチャーは2008年8月にベンチャーキャピタル（VC）から420万ドルの第2回目資金を得た。「リーマンブラザースが破たんする2週間前に調達できたのでラッキーだった」と同社CEOのJohn Raaum氏は胸をなでおろす。 [→続きを読む]
今回の経済不況で比較的傷の浅かったFPGAメーカーが不況明けを見据え、少ないコスト/リソースで次の新しい市場開拓に意欲を見せている。FPGAメーカートップのXilinxは、リファレンスデザインプラットフォームに載せたVertex-6のサンプル出荷を始めた。AlteraやActel、新参のSiliconBlue Technologies社などはそれぞれの特異性を生かし、ニッチ市場を形成すると同時に、ASICメーカーの台湾Global Unichipも設計技術を武器に成長路線を描く。 [→続きを読む]
パワーマネジメントチップに強い米National Semiconductor社が、効率が高く消費電力の低いD級アンプを携帯機器にも適用するようになった。このほど、高機能版とローコスト版の2種類を同時に発売した。いずれのチップもシステムレベルから消費電力削減を考えるPowerWise技術を使っている。実際の回路に組んだチップでスピーカー、イヤフォンを駆動しデモンストレーションした。 [→続きを読む]
メンター・グラフィックスは、配線層のバラつきによってタイミングの変動が大きくなってくる65nm以下のプロセスにおいて、プロセス上でバラつきを減らすのではなく設計上からプロセスばらつきを減らすための設計ツールCalibre platformの機能を強化し、その詳細を明らかにした。45nm、32nmと微細化が進むにつれ、CMP（chemical mechanical polishing）による配線の幅や間隔などの加工バラつきはもはや許容範囲に収まらなくなってくる。この製品は加工バラつきを設計上から減らそうという訳だ。 [→続きを読む]
<<前のページ 73 | 74 | 75 | 76 | 77 | 78 | 79 | 80 | 81 | 82 次のページ »
