» セミコンポータルによる分析 » 技術分析
カーエレクトロニクスの機能安全ISO26262やASILを満たすSoCを設計することが難しくなってきた。人や白線、障害物、交通標識などの認識アルゴリズムは演算処理が大変になる上に、SoCで実現する場合にはレイアウトやタイミング設計が複雑になる。さらに、安全規格を満たさなくてはならない。機能安全を容易に実装できる技術を、米国とイタリアのベンチャーArterisとYogitechの共同チームが発表した。 [→続きを読む]
日立製作所は、分解能が43pm(ピコメートル)と極めて高い透過型電子顕微鏡（TEM）を開発、このほどメディアに公開した(図1)。このTEMの加速電圧は1.2MV(120万ボルト)と非常に高圧で、そのため分解能が上がり、従来より厚い試料も観察できるようになった。 [→続きを読む]
東芝が48層のNANDフラッシュメモリを3月26日からサンプル出荷すると発表した。128Gビットの製品で2ビット/セル構造を持ち、当社の3次元メモリBiCS技術で生産する。これはモノリシックにメモリセルを縦に積み上げる方式で、いわゆる3D-ICとは違う。 [→続きを読む]
Mentor Graphicsは、マルチチップ時代に対応して、各ICの端子データ、マルチチップを搭載したパッケージの端子データ、そのICパッケージを搭載するプリント配線基板の端子データ、全てを協調設計するためのツール、Xpedition Package Integratorを発表した。これにより、チップの端子からプリント配線板まで同時に設計できるようになる。 [→続きを読む]
NANDフラッシュを大量に使う、フラッシュアレイストレージがこれまでハイエンドのティア0ストレージから、1次ストレージのティア1ストレージへと下位展開を図ろうとしている。これはNANDフラッシュが今後、大量に使われることを意味する。これまでは速度(レイテンシ)を優先するハイエンドのティア0レベルがメイン用途だった。 [→続きを読む]
低電圧、大電流の最先端LSI向けの電源は、今やデジタル制御する時代になった。数10mV程度のわずかな電圧単位で、電源電圧を上げたり下げたりするからだ。Alteraが買収したEnpirionは最微細化Gen10のFPGA向け30Aの電源モジュールEM1130を発売した。この降圧DC-DCコンバータは並列仕様で電流容量を拡張できる。 [→続きを読む]
DRAMのデータレート（バンド幅）を1ピン当たりDDR4の8.5倍速いHMC（Hybrid Memory Cube）の概略が明らかになった。HMCは、TSV（Through Silicon Via）を使ってDRAMチップを縦に積み上げる3D-ICの一種で、基地局やデータセンターなどに向け消費電力を上げずに高速性を得るRAMメモリである。詳細は3月25日に開催されるSPIフォーラム「3次元実装への道」で明らかになる。 [→続きを読む]
「1/fノイズを測りたい」と思うエンジニアに福音。Agilent Technologiesから測定器部門が独立したKeysight Technologiesの日本法人、キーサイト・テクノロジーは、低周波雑音が極めて低い1/f測定器を開発した。1/fノイズの観測できる周波数が20Hz以下と低く、ホワイトノイズが占めるノイズフロアも従来の-177dB2/Hzから-183dB2/Hzと下がった。 [→続きを読む]
電磁界結合、磁界共鳴、キャパシタンス結合などでチップ同士やワイヤレス給電などの技術がこれまであったが、まさかと思えるクロストーク結合によるワイヤレス技術が登場した(図1)。慶應大学の黒田忠広教授が提案、ISSCC（International Solid-State Circuits Conference）2015でその有効性を明らかにした。 [→続きを読む]
16nm FinFETプロセスがいよいよFPGAを手始めに量産が始まる。昨年出荷されたIntelの新しいプロセッサ「Broadwell」にも14nm FinFETプロセスが使われたが、生産工場がパイロット生産工場であり、量産工場ではなかった。このほどXilinxが出荷する16nm FinFETプロセスのUltraScale+ファミリ(図1)が量産チップといえそうだ。 [→続きを読む]
<<前のページ 38 | 39 | 40 | 41 | 42 | 43 | 44 | 45 | 46 | 47 次のページ »
