NEDO（新エネルギー･産業技術総合開発機構）とLEAP（超低電圧デバイス技術研究組合）は、0.37Vという低い電圧で動作するSOIのMOSFETを開発(図1)、2MビットのSRAMを試作し、その動作を確認した。この成果を6月11日から京都で開催されている2013 IEEE Symposium on VLSI Technology and Circuits（通称VLSI Symposium）で発表した。 [→続きを読む]
P. W. Yen氏、台湾UMC社 CEO 台湾第2位のファウンドリ企業であるUMC。2012年の世界のファウンドリ企業においてはそれまでの第2位から4位に退いた。今年は巻き返しを図る。来日したCEO（最高経営責任者）のP. W. Yen氏にその狙いを聞いた。 [→続きを読む]
フォトレジストでは、昨年まではポジ型レジストを使い、解像度16nm以下、LWR（線幅の粗さ：line width roughness）1.3nm以下、感度10mJ/cm2以下、という数値を得ていた。解像度とLWR、感度の三つのパラメータはトレードオフの関係にあるため、三つのパラメータを最適化させる必要がある(図8)。今年は、ネガ型レジストを使ってどこまでいけるかの実験である。 [→続きを読む]
EUVは物質を透過しやすいX線の一種であるため、光学系にはレンズではなく反射板を利用する。反射光学系のマスクブランクスは、W/Moの繰り返し積層構造を採っている。ここに欠陥が入るとパターンが歪んでしまうため、無欠陥にしたい。マスク検査は不可欠である。 [→続きを読む]
EUVのマスク、レジスト技術開発のコンソーシアムである、EUVL基盤開発センター（EIDEC）が最近の活動報告を行った(図1)。波長13.4nmのX線を使うEUVリソグラフィでは、ASMLだけが露光装置を開発しているが、EIDECは露光装置以外のEUV基本技術を受け持つ。出資は国内13社で、海外5社も共同研究で参加、荏原製作所とレーザーテックは装置開発パートナーとして参加、3大学と産業技術総合研究所も参加する一大コンソーシアムだ(図2)。 [→続きを読む]
ファウンドリのUMCは28nmプロセスの量産品を出荷しており、その量産規模拡大を進めている中、20nmプロセスをスキップして、14nmのFINFETプロセス立ち上げに狙いを絞っていることを明らかにした(図1)。 [→続きを読む]
日本製半導体・FPD製造装置が好調さを持続している。このほどSEAJ（日本半導体製造装置協会）が発表した、4月の受注額・販売額・B/Bレシオのデータでは、受注額が増え続け、先月予想した通り、B/Bレシオは共に1.00を超え好調を維持している。 [→続きを読む]
EUV（Extreme Ultra Violet）リソグラフィ技術の現状が明らかになった。Intelは2013年に14nmのトライゲートFETプロセスを導入するが、次の10nmノードでは193iとEUVのミックスになるだろうと予測する。これはEIDEC Symposium 2013で明らかにしたもの。 [→続きを読む]
先週、半導体後工程の請負サービスで日本最大手のジェイデバイスが第三者割当増資を行い、株主の1社であるAmkor Technology（アムコアテクノロジー）が増資を引き受けたと日本経済新聞が4月27日に報じた。また、富士通がマイコンの設計開発部門をSpansion（スパンション）に売却することを交渉している、と30日の日経が報じた。 [→続きを読む]
かつて、バリアブルコンデンサと呼ばれる、ラジオチューナ用の可変キャパシタがあった。空気を絶縁体として用い、向かい合わせた金属板の片面だけを機械的に回転させることで金属板が向かい合う面積を変え容量を変えるというもの。MEMSを使って金属板間の距離を変えて可変キャパシタを実現する企業が現れた。リードスイッチ企業もMEMSで超小型にした。 [→続きを読む]
<<前のページ 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 次のページ »
