セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

EUV時代が見えてきたか、IntelがASMLと歩調を合わせ10nmに照準

|

EUV(Extreme Ultra Violet)リソグラフィ技術の現状が明らかになった。Intelは2013年に14nmのトライゲートFETプロセスを導入するが、次の10nmノードでは193iとEUVのミックスになるだろうと予測する。これはEIDEC Symposium 2013で明らかにしたもの。

図1 EIDEC Symposiumで講演したIntel Krautschik氏(左)とASML Jenkins氏(右)

図1 EIDEC Symposiumで講演したIntel Krautschik氏(左)とASML Jenkins氏(右)


IntelのStrategic Technology Manager for Lithography & MicrosystemsのChristof Krautschik氏(図1左)は、2015年には10nmノードの時代に入り、EUVが一部使われるとの見方を示した。このプロセスノードでは波長193nmのArF液浸レーザを使った技術(193i)と比べ、コスト的にEUVの方が有利になるとする。

Intelでは22nmはもはや量産レベルになっており、今年導入される新しいマイクロプロセッサ製品Haswellは22nmのトライゲートFETを利用している。Krautschik氏によると、2013年末までには14nmの製品が登場するという。さらにその2年後の2015年に登場する10nmの製品は193iとEUVのミックスになるとしている。

これを支持するかのように、ASMLのStrategic Marketing担当VPのPeter Jenkins氏(図1右)は、現在、13nm以下のプロセスを対象に研究しており、分解能22nmのNEX3300B機でのテストを行っている。R&Dレベルでは、3.8nmのLWR(line width roughness)を維持しながら、パターンを露光する場合10nmノードを1回の照射できることが可能だという。これにはIntelのKrautschik氏も露光機同士でオーバーレイを検討すると、EUVと193iの間の方が、193i露光機同士の場合よりもオーバーレイのバラつきは少なかったという実験結果だとしている。

生産を念頭に入れたASMLの研究では、55枚/時をデモし、来年には70枚/時も視野に入れている。光源の出力は、2014年に125W、2016年に250Wをターゲットにし到達可能だろうと見ている。10nmノードでは、トリプルパターニングだとプロセスウィンドウが小さくなりすぎて生産が難しくなるとみている。

Intelは化学増幅レジストにも期待しており、線幅/線間隔(L/S)が16nm/16nmのパターンは露光後の後処理できれいなパターになることを確認している。

EUV技術は、露光機だけの問題ではなく、マスクブランクスやパターン形成したマスク、レジスト、レジストベークによるアウトガスなどさまざまな問題があり、これらはEIDECが解決に向けて取り組んでいる。米国の半導体コンソシアムのSEMATECHもEIDECと同様、マスクの問題に取り組んでいる。IMECはASMLと共同で露光機開発に従事しており、EUV開発は世界の協力体制がようやく出来つつある。続編ではEIDECのマスクとレジストの進展をレポートする。(続く)

(2013/05/22)

月別アーカイブ

セミコンポータルはこんなサービスを提供します