Semiconductor Portal

技術分析(プロセス)

» セミコンポータルによる分析 » 技術分析 » 技術分析(プロセス)

英国特集2010・大学からベンチャー設立、世界中へ有機インクを提供

英国特集2010・大学からベンチャー設立、世界中へ有機インクを提供

英国では大学を中心にプラスチックエレクトロニクスに関して5つの研究拠点(Centres of Excellence)を設置しているが、「全体として研究者の数は100名に上る」(ロンドンインペリアルカレッジのイアン・マックローチ教授)。同教授は大学に来る前は、ドイツの大手薬品・化学品メーカーのMerckにいた。大学内でもプラスチックエレクトロニクスのベンチャーを2007年に立ち上げている。 [→続きを読む]

MIRAIプロジェクト、hp22nm以下時代のGeFETのデバイス指針を得る

MIRAIプロジェクト、hp22nm以下時代のGeFETのデバイス指針を得る

MIRAIプロジェクトがhp22 nm時代に向けたMOSトランジスタの指針構築に向けてキャリヤ移動度の高いGe(ゲルマニウム)トランジスタの試作状況についてまとめた。これは12月中旬、茨城県つくば市で行われた「2009年半導体MIRAIプロジェクト成果報告会」で発表されたもの。このほど、スライドの使用許可をセミコンポータルにいただいた。 [→続きを読む]

NXP、RF/ミクストシグナルASICのワンストップショップ体制完了、量産へ全開

NXP、RF/ミクストシグナルASICのワンストップショップ体制完了、量産へ全開

「RFやミクストシグナルASICの設計から製造・パッケージング・量産までワンストップショップで顧客に提案できる」と、NXP Semiconductors社戦略ビジネス開発マネジャーのJacob van der Pol氏は胸を張る。これまでのこなれたプロセスを武器にRFやアナログ、ミクストシグナルのチップの設計ツールの提供から製造・パッケージング・テストまで全てを請け負う体制ができた。 [→続きを読む]

パナソニック、バーチャルメトロロジーでゲート酸化膜厚のバラつきを予測

パナソニック、バーチャルメトロロジーでゲート酸化膜厚のバラつきを予測

ウェーハごとにばらつくゲート酸化膜厚の測定データを蓄積し、その後のウェーハごとの変動を予測し品質管理に生かす、というパナソニックの生産技術論文がAEC/APC Symposium-Asia 2009のベストペーパー賞を受賞した。このシンポジウムは東京・神田一ツ橋記念講堂で行われ、パナソニックが半導体の品質を管理できる事例を発表した。 [→続きを読む]

デンソー、SiCのパワーMOSFETを自社製のSiC結晶で作る方法をタネ明かし

デンソー、SiCのパワーMOSFETを自社製のSiC結晶で作る方法をタネ明かし

10月24日から一般公開されたモーターショーにおいて、カーエレクトロニクスの専門メーカーであるデンソーはSiCのMOSFETを展示した。ドレイン耐圧1200V、ドレイン電流は放熱フィンを付けて100A程度流せる。同社が作製するSiC結晶の品質は群を抜いていると言われている。なぜ、どうやって高品質なSiC結晶を作っているのか、デンソーに取材した。 [→続きを読む]

25周年を迎えたIMEC、ずっと右肩上がりでやってきたその成長の謎を探る

25周年を迎えたIMEC、ずっと右肩上がりでやってきたその成長の謎を探る

IMECが創立25周年を迎えた。これまでの売り上げはずっと右肩上がりでやってきた。2009年7月に新たにCEOに就任したリュック・バンデンホッフ氏にインタビューすると、最初からグローバルにやってきたわけではないという。何が成功した要因なのか、インタビューを通してその謎に迫ってみた。 [→続きを読む]

ニューモニクス、満を持してPCメモリーをまもなく量産、90nmで128M品から

ニューモニクス、満を持してPCメモリーをまもなく量産、90nmで128M品から

スイスに本社を構え、伊仏合弁のSTマイクロエレクトロニクスと米インテルとの合弁会社であるニューモニクスが、128Mビットの相変化メモリー(PCメモリー)を量産する。現在、特定ユーザーにエンジニアリングサンプルを配布中であるが、まもなく一般ユーザーにも配布できるようになる。90nmルールという実績のあるプロセスで設計している。年明けには1Gビット品も出したいと意気込んでいる。 [→続きを読む]

MEMSとCMOSとの最適な集積化によりICの性能向上が明確に

MEMSとCMOSとの最適な集積化によりICの性能向上が明確に

さる9月中旬、新潟大学で開催された電子情報通信学会のエレクトロニクスソサイエティ主催の企画「More than Mooreを実現するMEMS融合LSI技術」では、MEMSデバイスをCMOSLSIに融合する場合の技術の向かうべき方向が見え始めてきた。MEMSとCMOSを融合するならMEMSラストにすべき、65nm・45nmと微細化の先端をゆくCMOSとの融合なら1チップ化せずSiPを使うべき、との共通合意が得られた。 [→続きを読む]

<<前のページ 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 次のページ »