» セミコンポータルによる分析 » 技術分析 » 技術分析（デバイス設計& FPD）
カーエレクトロニクスの機能安全ISO26262やASILを満たすSoCを設計することが難しくなってきた。人や白線、障害物、交通標識などの認識アルゴリズムは演算処理が大変になる上に、SoCで実現する場合にはレイアウトやタイミング設計が複雑になる。さらに、安全規格を満たさなくてはならない。機能安全を容易に実装できる技術を、米国とイタリアのベンチャーArterisとYogitechの共同チームが発表した。 [→続きを読む]
Imagination Technologiesは、これまで最高性能を誇っていたグラフィックスIPのPowerVR 6シリーズの2倍の性能を誇るシリーズ7を発表した。これまでのPowerVRコアでは世代ごとに20~40%のペースで性能を上げてきたが、今回のシリーズ7では、性能が大きく向上した(図1)。加えて、セキュリティも強化されている。 [→続きを読む]
ソフトウエアベースの測定器メーカーNational Instrumentsが、マイクロ波のCAD/CAEベンダーのAWRを買収して3年。通信技術が4Gから5Gへ向かうにつれ、両者のシナジー効果(参考資料1)が明確に表れてきた。複雑な5G技術をソフトウエア無線（Software defined radio）で対応し、マイクロ波･ミリ波回路をAWRのAnalyst/AXIEMシミュレータで設計する。 [→続きを読む]
超低電圧デバイス技術研究組合（LEAP）は、Te（テルル）を使うカルコゲナイド材料を超格子に積層させた抵抗型メモリであるTRAMの理論モデルを構築、性能や消費電力向上のための設計指針を確立した。これをIEDM（International Electron Device Meeting）でレポートした。 [→続きを読む]
高集積ICへの要求は尽きない。しかもコスト上昇を抑え、高性能な独自機能を集積し、消費電力を上げない。高集積ICをどうやって設計するか。FPGAメーカーでさえ、ICの全機能をプログラミングすることが難しくなってきた。Alteraは一般的なC言語のOpenCLでプログラムすることを提案し、デザインハウスのSynapse Designは設計専用の計算機を開発した。 [→続きを読む]
高集積LSIは微細化プロセスがコスト的に見合わなくなるだけではなく、設計技術も従来のようなコストで出来づらくなってきた。28nm以降へと微細化すると共に1ゲート当たりのコストが下がらなくなってきたためだ。 [→続きを読む]
昨年、MIPS Technologyを買収したImagination Technologiesがマルチスレッド・マルチコアの新しい64ビットアーキテクチャのCPUコア「Warrior」のミッドレンジI-クラス I6400を発表した。2014年2月に発表したローエンドのM-クラスI6400に加え、このファミリを揃えていく。ハイエンド用のP-クラスI6400も計画している。 [→続きを読む]
Mentor Graphicsは、CPUコアが異なるヘテロジニアスで、かつマルチコアのICを容易に設計できる包括的なソリューションを発表した。異なるOS（operating system）の上に異なるCPUコアを集積するマルチコアICを設計・検証するのに向く。 [→続きを読む]
Mentor Graphicsは、Verification 3.0と称する時代に入ったと同社CEOのWally Rhines氏（図1）はGlobalpress Connection主催のEuroAsia 2014において述べた。検証作業にソフトウエアとハードウエアの両方を使うようになった2.0の時代から、グローバルなエコシステムが欠かせないSoC時代に向いた、クラウドベースでのVerification 3.0時代に突入した。 [→続きを読む]
リアルタイム動作を可能とするCPUコアの最新版Cortex-Rシリーズに向けたARMv8-RアーキテクチャをARM社が発表した。これは、32ビットをベースとし、リアルタイムOSで動くARMv8-Rプロセッサに使われる技術である。プロセッサIPについては発表していないが、このアーキテクチャは仮想化技術を使う。 [→続きを読む]
