アナログやミクストシグナルICなどの試作評価は手間がかかり、設計するたびにテストプログラムを作らなければならない。さまざまなテスト条件作成をはじめ結構な時間がかかる。少しでも自動化してプログラムを再利用できれば、次のデバイス評価の時間を短縮できる。東芝は、National Instrumentsのハードとソフトを初めて使ってテスト時間を1/143以下に短縮したという事例を発表した。 [→続きを読む]
絶縁体や半導体pn接合の微小なリーク電流測定器で定評のあるKeithley Instrumentsが、使い勝手を格段に向上させ、計測時間を大幅に短縮した測定器SMU（Source Measurement Unit）を61万円で発売した。SMUは電圧源、電流源を内蔵しカーブトレーサやデジタルマルチメータの機能を持つDC測定器。同社がTektronixと経営統合し、シナジー効果を発揮した製品だ。 [→続きを読む]
バウンダリスキャン法がBGAや3次元ICのハンダボールの接続をテストする手法として、JPCA（日本電子回路工業会）ショー2013で注目された。アンドールシステムサポートが積極的にこの手法を推進しているのに加え、富士通インターコネクトテクノロジーズも、スーパーコンピュータ｢京｣のテストにこの手法を使っていたと述べた。 [→続きを読む]
SEAJ（日本半導体製造装置協会）が発表した、2013年5月における日本製半導体製造装置の1.17というB/Bレシオ（販売額に対する受注額の比）は、受注額が増え続けている好調さをよく表している。昨年10月を底として、受注額は伸び続け、5月には1年ぶりに1000億円の大台に乗った。 [→続きを読む]
スマートフォンやタブレットの需要拡大を受け、半導体チップだけではなく、半導体製造装置も好調に推移している。SEAJが発表したB/Bレシオは1.17で、6月22日の日本経済新聞は「受注上振れ」表現でディスコの好調さを伝えている。海外展開は特に半導体製造装置が活発で、後工程装置のTOWAは現地生産すると24日の日刊工業新聞が報じた。 [→続きを読む]
日本の半導体製造装置メーカーは世界市場で依然、健闘している。VLSI Researchが行った半導体製造・検査装置大手の顧客満足度調査では、日本企業が上位10社中6社を占めている、と6月17日の日経産業新聞が伝えた。先週は、設備関係のニュースが比較的集まっていた。また、NANDフラッシュの新市場SSDは爆発しそうな勢いだ。 [→続きを読む]
先週は台北で開催されたComputex Taipei 2013、東京でのJPCAショー、今週は京都で行われるVLSI Symposium 2013、と先端半導体のイベントが続く。ハイテクメディアが大勢台北に行ったわりにはニュースがさほど多くなかったが、いくつか拾ってみよう。 [→続きを読む]
フォトレジストでは、昨年まではポジ型レジストを使い、解像度16nm以下、LWR（線幅の粗さ：line width roughness）1.3nm以下、感度10mJ/cm2以下、という数値を得ていた。解像度とLWR、感度の三つのパラメータはトレードオフの関係にあるため、三つのパラメータを最適化させる必要がある(図8)。今年は、ネガ型レジストを使ってどこまでいけるかの実験である。 [→続きを読む]
EUVは物質を透過しやすいX線の一種であるため、光学系にはレンズではなく反射板を利用する。反射光学系のマスクブランクスは、W/Moの繰り返し積層構造を採っている。ここに欠陥が入るとパターンが歪んでしまうため、無欠陥にしたい。マスク検査は不可欠である。 [→続きを読む]
EUVのマスク、レジスト技術開発のコンソーシアムである、EUVL基盤開発センター（EIDEC）が最近の活動報告を行った(図1)。波長13.4nmのX線を使うEUVリソグラフィでは、ASMLだけが露光装置を開発しているが、EIDECは露光装置以外のEUV基本技術を受け持つ。出資は国内13社で、海外5社も共同研究で参加、荏原製作所とレーザーテックは装置開発パートナーとして参加、3大学と産業技術総合研究所も参加する一大コンソーシアムだ(図2)。 [→続きを読む]
