Micron Technologyが初めて1α(アルファ) nm（15nm以下とみられる）のプロセスで設計・製造したDRAMの量産を発表した。これまでDRAMプロセスでは、20nm以下の設計ルールを1x (19〜18)nm 、1Y nm (17〜16)、1z (16〜15) nm、と小刻みに刻んできた。今回は1z nmよりも1段微細なプロセスで作ったということになる。 [→続きを読む]
チップ同士を重ね合わせる3次元ICが本格化する。メモリメーカーのMicron Technologyが176層のNANDフラッシュを開発した技術（参考資料1）を明らかにした。実は88層のNANDフラッシュメモリセルを重ね合わせて構成していた。 [→続きを読む]
韓国のSK Hynixは、Intelが中国の大連工場に持つNANDフラッシュとストレージ事業を90億ドルで買収すると発表した。NAND製品とウェーハプロセス事業も含む。SKにとって最大のライバルはSamsung。そのためにキオクシアにも資本参加してきた。Intelは、3D-Xpointメモリ製品であるOptane製品事業に関しては手放さない。 [→続きを読む]
ArmのメモリIP部門が独立、スピンオフしてCerfe Labsを設立した（参考資料1）。Ce（Correlated Electron）RAMと呼ぶ、強相関電子系の材料を使った不揮発性RAMのメモリIPを提供する。これまでのArmと同様、IPベンダーとしてのビジネスを行う。強相関電子系とは、電子が単独で動作するのではなく、電子同士が相関を保ちながら挙動する材料。 [→続きを読む]
Samsungは、EUVリソグラフィを使った1z nm（15nm前後）プロセスによるLPDDR5仕様の16GビットDRAMの量産を開始したと発表した。DRAMはこれまでのコンピュータ需要に加え、AIのニューラルネットワークモデルの演算にも必ず使うため、今後の需要の期待が大きい。1パッケージに8枚のDRAMチップを重ね、16GBを構成している（図1）。 [→続きを読む]
AIチップと連動するメモリは、DRAMをスタックに積み重ねたHBM2Eか、それともGDDR6 SDRAMか、どちらが適しているのだろうか。その答えをRambusがこのほど明らかにした（図1）。自動運転のレベル3になると物体認識の演算処理でメモリバンド幅は200GB/sを超えるようになる。では、どのメモリを選択すべきか。 [→続きを読む]
この1週間はニュースが盛りだくさんで、中国のDRAM計画、NTTとNECの通信提携、TSMC対Samsungレポート、そしてシリコンバレーのVCであるSequoia Capitalの日本進出、スーパーコンピュータ富岳の世界一などがあった。これらのニュースの大半に共通するのは米中貿易戦争との深い関係であることが読み取れる。 [→続きを読む]
中国のNANDフラッシュメモリメーカーYMTCが1.33TビットのNANDフラッシュを開発した。128層のこのメモリ「X2-6070」は、SSD向けでコントローラICパートナーとのコラボにより、SSD動作を確認した。QLC（4ビット/セル）構成になっている。 [→続きを読む]
Gartnerは2020年の半導体デバイス市場の予測を新型コロナウイルス感染の影響を含めて、前年比0.9%減の4154億ドルと見積もった。前回2月は3月末で収束としていた予想を、今回は長く続くとして見積もり直した。 [→続きを読む]
半導体メーカー5社が2019年シリコンウェーハ生産能力の53%を占めた。このような結果をIC Insightsが発表した。Samsung、TSMC、Micron、SK Hynix、キオクシア/Western Digitalグループ、の5グループ（6社）である。メモリメーカー4グループ(5社)とファウンドリ1社が製品を大量に生産するための能力を高めている。 [→続きを読む]
