SanDisk、書込みレイテンシ15µsと高速のフラッシュストレージを出荷へ

書込みレイテンシが15µs、とストレージ装置としては3ケタ高速のフラッシュストレージ製品(図1)をSanDiskが6月1日から出荷する。これまでの10〜20msというSSDと100nsというDRAMメモリとの間(メモリギャップ)を埋めることができる上、ストレージそのものの速度を底上げすることになりそうだ。 [→続きを読む]
書込みレイテンシが15µs、とストレージ装置としては3ケタ高速のフラッシュストレージ製品(図1)をSanDiskが6月1日から出荷する。これまでの10〜20msというSSDと100nsというDRAMメモリとの間(メモリギャップ)を埋めることができる上、ストレージそのものの速度を底上げすることになりそうだ。 [→続きを読む]
セミコンポータル主催のSPIフォーラム「3次元実装への道」が3月25日、開催された(図1)。高集積化の手段をこれまでの微細化だけではなく、縦に積み上げる方式も加わると見て、企画した。システムから見た3D、ブームになりそうなFO-WLP、実際にメモリシステムを構成するHMC、など現実解は着実に進んでいる。 [→続きを読む]
先週末、東芝が3D-NANDの製品を発表した翌日にMicron TechnologyとIntelのグループからも3D-NANDの発表があった。3D-NANDは3D-ICとは違い、モノリシックのSi内に縦方向にメモリを直列接続した構造で、リソグラフィを多少緩くしても容量を上げられる。ただし、2グループの間で、3次元と言ってもメモリセル構造に大きな差があった。 [→続きを読む]
東芝が48層のNANDフラッシュメモリを3月26日からサンプル出荷すると発表した。128Gビットの製品で2ビット/セル構造を持ち、当社の3次元メモリBiCS技術で生産する。これはモノリシックにメモリセルを縦に積み上げる方式で、いわゆる3D-ICとは違う。 [→続きを読む]
NANDフラッシュを大量に使う、フラッシュアレイストレージがこれまでハイエンドのティア0ストレージから、1次ストレージのティア1ストレージへと下位展開を図ろうとしている。これはNANDフラッシュが今後、大量に使われることを意味する。これまでは速度(レイテンシ)を優先するハイエンドのティア0レベルがメイン用途だった。 [→続きを読む]
DRAMのデータレート(バンド幅)を1ピン当たりDDR4の8.5倍速いHMC(Hybrid Memory Cube)の概略が明らかになった。HMCは、TSV(Through Silicon Via)を使ってDRAMチップを縦に積み上げる3D-ICの一種で、基地局やデータセンターなどに向け消費電力を上げずに高速性を得るRAMメモリである。詳細は3月25日に開催されるSPIフォーラム「3次元実装への道」で明らかになる。 [→続きを読む]
NANDフラッシュの2014年第4四半期でのトップ6社が前四半期比2%増の87億4620万ドルになったとDRAMeXchangeが発表した。1位Samsungから6位のIntelまでの順位に変わりはないが、下位3社が前期比で2桁成長を示し、上位3社を追い上げている(図1)。 [→続きを読む]
セミコンポータル主催のSPIフォーラム「3次元プロセスの壁とソリューション」が1月30日、東京御茶ノ水で開催された。ここでは、16/14nm時代から本格的に導入されるFinFETや、NANDフラッシュのような縦型メモリといったプロセスの3次元化を採り上げた。2014年12月のIEDMでもFinFETが大きなトピックスを占めたようだ。 [→続きを読む]
半導体産業の好調が依然として続いている。この2014年10〜12月期の四半期決算が明らかになり、半導体メーカーだけではなく、関連材料メーカーやテスターメーカーも好調という結果が出ている。東芝、ルネサス、信越化学、JSR、ディスコ、アドバンテストの四半期決算が相次いで報道された。 [→続きを読む]
2014 IEDM(International Electron Devices Meeting)での大きな問題は、IC業界が将来に向けてどこに向かっているのかを明確にすることだった。 [→続きを読む]
<<前のページ 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 次のページ »