Rambus、IPライセンス事業からメモリ製品事業へ拡大

メモリのIPライセンスビジネスを展開してきたRambusが、ファブレスとしてDRAMチップ販売ビジネスも手掛けることになった。最先端高速DRAMとしてのDDR4規格に準じたDRAMおよびそれを搭載したメモリモジュールDIMM用メモリインターフェースチップをチップセットとして販売する。 [→続きを読む]
メモリのIPライセンスビジネスを展開してきたRambusが、ファブレスとしてDRAMチップ販売ビジネスも手掛けることになった。最先端高速DRAMとしてのDDR4規格に準じたDRAMおよびそれを搭載したメモリモジュールDIMM用メモリインターフェースチップをチップセットとして販売する。 [→続きを読む]
DRAMの単価が下がり、2015年第2四半期における世界のDRAM売上額は、前四半期比4.8%減の114億ドルに下がる一方(参考資料1)、モバイルDRAMは逆に同7.7%増で成長している(参考資料2)。このような調査結果をTrendForce傘下のDRAMeXchangeが発表した。トップ5社ランキングも掲載している(表1)。 [→続きを読む]
8月4日に東芝が48層積層の256Gビット3D NANDフラッシュの開発をアナウンスした矢先、Samsungは同じように48層の256Gビット3D NANDフラッシュの量産を始めたというニュースが飛び込んできた。米国サンタクララで開かれたFlash Memory Summit 2015で明らかにしたもの。 [→続きを読む]
IntelとMicron technologyは共同で、DRAMとNANDフラッシュをつなぐ新型メモリを開発した(図1)。3D XPoint(スリーディークロスポントと呼ぶ)技術と名付けたこの不揮発性メモリは、ストレージクラスメモリである。NANDよりも3ケタ速く、DRAMよりも10倍高密度で、NANDよりも書き換え回数が1000倍多いという。 [→続きを読む]
書込みレイテンシが15µs、とストレージ装置としては3ケタ高速のフラッシュストレージ製品(図1)をSanDiskが6月1日から出荷する。これまでの10〜20msというSSDと100nsというDRAMメモリとの間(メモリギャップ)を埋めることができる上、ストレージそのものの速度を底上げすることになりそうだ。 [→続きを読む]
セミコンポータル主催のSPIフォーラム「3次元実装への道」が3月25日、開催された(図1)。高集積化の手段をこれまでの微細化だけではなく、縦に積み上げる方式も加わると見て、企画した。システムから見た3D、ブームになりそうなFO-WLP、実際にメモリシステムを構成するHMC、など現実解は着実に進んでいる。 [→続きを読む]
先週末、東芝が3D-NANDの製品を発表した翌日にMicron TechnologyとIntelのグループからも3D-NANDの発表があった。3D-NANDは3D-ICとは違い、モノリシックのSi内に縦方向にメモリを直列接続した構造で、リソグラフィを多少緩くしても容量を上げられる。ただし、2グループの間で、3次元と言ってもメモリセル構造に大きな差があった。 [→続きを読む]
東芝が48層のNANDフラッシュメモリを3月26日からサンプル出荷すると発表した。128Gビットの製品で2ビット/セル構造を持ち、当社の3次元メモリBiCS技術で生産する。これはモノリシックにメモリセルを縦に積み上げる方式で、いわゆる3D-ICとは違う。 [→続きを読む]
NANDフラッシュを大量に使う、フラッシュアレイストレージがこれまでハイエンドのティア0ストレージから、1次ストレージのティア1ストレージへと下位展開を図ろうとしている。これはNANDフラッシュが今後、大量に使われることを意味する。これまでは速度(レイテンシ)を優先するハイエンドのティア0レベルがメイン用途だった。 [→続きを読む]
DRAMのデータレート(バンド幅)を1ピン当たりDDR4の8.5倍速いHMC(Hybrid Memory Cube)の概略が明らかになった。HMCは、TSV(Through Silicon Via)を使ってDRAMチップを縦に積み上げる3D-ICの一種で、基地局やデータセンターなどに向け消費電力を上げずに高速性を得るRAMメモリである。詳細は3月25日に開催されるSPIフォーラム「3次元実装への道」で明らかになる。 [→続きを読む]
<<前のページ 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 次のページ »