Semiconductor Portal

2015年2月

» 2015年2月

EUVリソが量産に向け進歩、TSMCが1000枚/日、ギガフォトン140W

EUVリソが量産に向け進歩、TSMCが1000枚/日、ギガフォトン140W

EUVが着実に進歩している。台湾のTSMCがASMLのNXE:3300B EUVリソグラフィ装置を使って、1日に1000枚以上、露光できたことを、オランダのASMLが発表した。また日本のギガフォトン(小松製作所の100%子会社)は半導体量産レベルに近い140W、デューティ比50%で連続運転を達成したと発表した。 [→続きを読む]

まさか、クロストークで結合させる無線通信技術で6Gbpsを実証

まさか、クロストークで結合させる無線通信技術で6Gbpsを実証

電磁界結合、磁界共鳴、キャパシタンス結合などでチップ同士やワイヤレス給電などの技術がこれまであったが、まさかと思えるクロストーク結合によるワイヤレス技術が登場した(図1)。慶應大学の黒田忠広教授が提案、ISSCC(International Solid-State Circuits Conference)2015でその有効性を明らかにした。 [→続きを読む]

16nm FinFETプロセスのFPGAを量産へ

16nm FinFETプロセスのFPGAを量産へ

16nm FinFETプロセスがいよいよFPGAを手始めに量産が始まる。昨年出荷されたIntelの新しいプロセッサ「Broadwell」にも14nm FinFETプロセスが使われたが、生産工場がパイロット生産工場であり、量産工場ではなかった。このほどXilinxが出荷する16nm FinFETプロセスのUltraScale+ファミリ(図1)が量産チップといえそうだ。 [→続きを読む]

2017年、半導体の年間出荷量は1兆個へ

2017年、半導体の年間出荷量は1兆個へ

半導体デバイスの出荷量が2017年には1兆個を超えそうだ。このような予測をIC Insightsが発表した。1978年の326億個が2017年には1兆245億個に増加すると予測している。この39年間での平均出荷数量は9.2%で成長していることになる。 [→続きを読む]

日本製半導体製造装置は好調を維持

日本製半導体製造装置は好調を維持

日本製半導体製造装置が相変わらず好調だ。日本半導体製造装置協会(SEAJ)によると、2015年1月における受注額は3ヵ月の移動平均で1205億9000万円、販売額は同956億9000万円、B/Bレシオは同1.26となった。このところ半導体製造装置は安定に推移している(図1)。 [→続きを読む]

Appleが本気でクルマEVを作るとしたら

Appleが本気でクルマEVを作るとしたら

先週、大きなニュースが二つあった。一つは、Appleが電気自動車(EV)を2020年までに生産を始めるというニュースであり、もう一つは大日本印刷がナノインプリントリソグラフィ技術の「型(テンプレート)」の量産を2015年中に開始するというもの。AppleのEV製造は、Tesla Motorsのライバルになることを意味する。 [→続きを読む]

青天の霹靂、敏感な反応 …インドfab、14-nm量産、特許政策

青天の霹靂、敏感な反応 …インドfab、14-nm量産、特許政策

アジアでは旧正月、南米ではカーニバルのこのタイミングではあるが、グローバル半導体業界では注目する動きに絶え間ないところがある。まさに青天の霹靂という表し方が見られるが、米国の馴染みのない半導体メーカーがインドでのアナログfab設立に$1 billionの投資を発表、驚かせている。また、敏感な反応が湧いてくる動きとして、Samsungの先端を切る14-nm FinFETモバイル半導体の量産開始、そしてQualcommはじめ反発が予想されるロイヤリティを下げる可能性を孕んだIEEEの特許政策の変更がある。 [→続きを読む]

高級なFPGAをもっと使いやすく、開発キットに注力するAltera、マクニカ

高級なFPGAをもっと使いやすく、開発キットに注力するAltera、マクニカ

「FPGAをもっと身近に使ってほしい」。こんな気持ちで高級なFPGAをもっと使いやすい開発ツールの提供にAlteraとマクニカが共同で取り組んでいる。最大5万LUT(ルックアップテーブル)を持つAlteraのFPGAであるMAX10シリーズのユーザを拡大するため、Alteraは使いやすさを念頭に置いた開発ツールDK-DEV-10M50-Aを3月から出荷する。 [→続きを読む]

ネジ釘的なFPGAを2.5億個出荷したLattice

ネジ釘的なFPGAを2.5億個出荷したLattice

小さくても回路の追加が簡単にできて、しかも実装面積が1.4mm角しかない。アプリケーションプロセッサやASICなど中核半導体のコンパニオンチップとして使えば、スマホやタブレットなどにおいて、実装基板面積を増やさずに携帯デバイスの機能を追加できる。Lattice SemiconductorのiCE40 UltraLite(図1)は「ネジ釘」的に使えるロジックだ。 [→続きを読む]

1 | 2 | 3 次のページ »