「半導体をけん引するこれまでの4つの波からAIという5番目の波を迎えるようになった」と9月5日、東京品川で開催されたSiemens EDA Tech Forum 2025 Japanにおいて、Siemens EDAのAIおよびSolido Custom IC担当のシニアVP兼ジェネラルマネージャーのAmit Gupta氏（図1）は述べた。これからは業務のワークフローにAIをいかに活用するかでTime-to Marketが決まるようになる。Gupta氏はEDAにAIを活用することで工数が半減すると述べている。

図1　 Siemens EDAのAIおよびSolido Custom IC担当のシニアVP兼ジェネラルマネージャーのAmit Gupta氏

半導体チップはますます複雑になり製造プロセスだけではなく設計も複雑になっている（図2）。SoCチップの設計しソフトウエアも組み込み、試作品の検証の工数（人・時間）も急激に増える。例えば、設計工数は28nmでは1800人･月で、16nmでさえ2500人･月だったが、7nmでは8000人･月弱を急激に増え、5nmでは15,000人･月と急増する。2nmプロセスだと23,000人･月ととんでもない数字になる。

図2　プロセスノードが微細化するにつれ工数は急増する　出典：Siemens、IBS Design Activities and Strategic Implication

おまけに半導体エンジニアの数は不足している。米国では6万7000人が2030年までに不足すると見られている。現在最も複雑な3nmプロセスのSoCを最初に設計しようとすると3億ドル以上かかると見積もられている。複雑なチップの設計ほど工数がかかり、市場投入が遅れてしまう。

そこでAIを導入することで生産性を倍増させようという訳だ（図3）。AIを導入する場合は、しない場合よりも生産効率が倍増する。微細化すればするほどAIにより生産工数の上昇を抑えてくれる。

図3　プロセスノードの微細化と共に生産工数は急増する　出典：Siemens EDA、IBS Semiconductor Industry Outlook 2023

そこで、SiemensはSoCの設計からパッケージングまであらゆる工程にAIを適用することによって、工数を減らし生産効率を上げることを提案している（図4）。例えば、アーキテクチャの探索やIP選択のソフトウエアを模索している段階から、ICの機能設計や検証の段階に進み、先端ノードでの回路設計と製造、ICパッケージングの段階では３D-ICやチップレットの集積化段階に至る。最終的に電子システムの設計と検証・製造に来る。

図4　SoCのシステム設計から電子システム設計までの各工程にAIを使う　出典：Siemens　EDA

これらの各工程には、AIの進化も伴う。初期の機械学習やディープラーニングから、強化学習、転移学習、生成AI、AIエージェント、エージェンティックAIなどAIの進化も著しい。生成AIの初期のチャットGPTではQ&Aで、EDAのドキュメントやツール、作業手順などについて質問し回答をもらうAIアシスタントがある。EDAのさらに詳細なログファイルの解析やネットリスト、RTLなどでのQ&Aでは、理由付けされた答えを求めるAIリーズニングが必要となる。自然言語ベースの自動化や様々なタスクを呼び出すツールなどはエージェンティックAIが向く。

Siemensは工程ごとにモジュール的なAIを当てはめていくようなイメージでEDAツールをこれから開発していくことに期待したい。