Semiconductor Portal

» ニュース » 編集長が選ぶ世界のNews

「1パッケージで学習と推論、エージェントAIを実行できるAIチップTPUv9をGoogleがMediaTekと共同で開発へ」など3本

本日の世界のNewsはこの3本を選びました。「1パッケージで学習と推論、エージェントAIを実行できるAIチップTPUv9をGoogleがMediaTekと共同で開発へ」、「AIチップの裏面側から電源を供給する専用PMICプラットフォームをデンマークの企業が開発」、「TSMC, IntelがガラスおよびPLPパッケ―ジングに注力へ」、です。先端パッケ―ジング技術がいよいよ開発を競い合い始めました。

Googleはファブレス半導体メーカーの道を着実に進んでいます。TPUはもはや、v9まで進んできます。TPUv9はコード名「Triggerfish(トリガーフィッシュ)」と呼ばれ、新CPUと巨大なSRAMを集積します。IntelのEMIBパッケージング技術を使い、従来のCoWoSに代わる新技術で、MediaTekはI/Oとバックエンド設計を受け持ちます。学習も推論も行いエージェントAI機能がワークフローを橋渡しします。

1パッケージで学習と推論、エージェントAIを実行できるAIチップTPUv9をGoogleがMediaTekと共同で開発へ
全文:Google Taps MediaTek to Build TPUv9 “Triggerfish,” Fusing CPU and Compute Die in One Package for Agentic AI, WCCFtech


AIチップの裏面から電源を供給する専用のPMICプラットフォームを、コペンハーゲンの企業Lotus Microsystemsが開発中です。AIプロセッサに電源を近づけることで遅延やノイズ発生を抑えSI(シグナルインテグリティ)、PI(パワーインテグリティ)を改善するだけではなく熱管理対策にもなります。電源プラットフォームであるvStradaはシリコンPIT(Power Interposer Technology)技術を使って構成します。

AIチップの裏面側から電源を供給する専用PMICプラットフォームをデンマークの企業が開発
全文:Vertical power delivery platform aims to ease AI infrastructure constraints, eeNews


TSMCやIntelは従来のシリコンインターポーザから、ガラスないし有機基板を使うインターポーザに代えようとしているようです。300mmウェーハからとるシリコンインターポーザでは数枚しか取れませんが、300mm角の四角いガラスや有機の基板を用いることで、十枚以上取れますので経済的です。このためガラスや有機基板のサイズも600mm角にして数十枚取れる方法に代わりそうです。ラピダスもLam Researchの装置を用いて開発しています。

TSMC, IntelがガラスおよびPLPパッケ―ジングに注力へ
全文:TSMC and Intel Race to Replace Organic Substrates With Glass & Panel-Level Packaging, as a $650M Market Expected To Balloon Past $8 Billion by 2030, WCCFtech

ご意見・ご感想