NEDO（新エネルギー･産業技術総合開発機構）とLEAP（超低電圧デバイス技術研究組合）は、0.37Vという低い電圧で動作するSOIのMOSFETを開発(図1)、2MビットのSRAMを試作し、その動作を確認した。この成果を6月11日から京都で開催されている2013 IEEE Symposium on VLSI Technology and Circuits（通称VLSI Symposium）で発表した。

図1　LEAPの提案するSOTBトランジスタ構造　出典：LEAP

半導体LSIを微細化していくと、ゲートしきい電圧のバラつきは大きくなる。短チャンネル効果というよりは、不純物原子そのものの数が数十nm四方という微細なトランジスタ領域内によってバラついてくるためだ。電源電圧のマージンを広くとることができないため、電源電圧を大きく下げることができない。ゲート電圧のバラつきが小さければ、動作マージンを減らせるため、電源を下げても全トランジスタが動作する。

ゲートしきい電圧を決めるパラメータの一つが不純物原子である。そもそもシリコン原子が1cm3当たり10の24乗個ある体積中に含まれる不純物原子(ドナーやアクセプタ)が10の17乗個程度あれば、トランジスタの電流はオンする。すなわち1000万分の1の不純物で動作するのが半導体MOSトランジスタである。

ところが、トランジスタ領域が20nm四方となってくると、その中に入りうるシリコン原子の数は、20nm×20nm＝4×10の-12乗個/cm2となる。はなはだ乱暴な議論をこれからしていくが、もしドナー濃度が10の17乗個/cm3だと仮定すると、単位表面上には10の11乗個/cm2のドナーが現れると考えられる。シリコン原子は単位表面上に10の16乗個あるとして、20nm×20nm内にはシリコン原子は4×10の4乗個あるが、ドナー原子は0.4個しかない。つまり、20nm×20nmの中には1個あるか0個かという議論になる。これでは、ドナーが1個あるトランジスタと0個のトランジスタに分かれることになってしまう。こうなるとトランジスタによって空乏層の長さは大きく異なり、ゲートしきい電圧は大きくばらつくことになる。

だったらいっそのこと、不純物を極力減らし、空乏層の調整をMOSFETの基板バイアスで行おう、という考えに達する。これがLEAPの考える、しきい電圧のバラつきを減らす基本原理である。ただし、米国の半導体IPベンチャーSuVolta社も同様な考えで、ゲートしきい電圧Vthのバラつきを減らす技術を開発し、富士通セミコンダクターにライセンス供与している。

今回、LEAPは、前回（参考資料1、2）と同様、SOI（silicon on insulator）構造にして基板バイアスをかけられるようにした。MOSトランジスタは厚さ10nmの薄い埋め込み酸化膜（BOX）上に形成し、SOI絶縁膜の基板側からバイアスをかけられるようにした（図1）。この構造のSOIトランジスタをLEAPは、SOTB（silicon on thin buried oxide）トランジスタと呼んでいる。

図2　電源電圧0.37Vで2MビットSRAMが全ビット動作　出典：LEAP

このSOTBトランジスタを使って試作した2MビットのSRAMで電源電圧をどこまで下げられるかを調べた。SRAMセルは6個のトランジスタから成り立つフリップフロップなので、トランジスタがばらつくとメモリは動作しなくなる。実験では、動作電圧を1Vから下げていき、不良ビット数を数えた。この結果、電源電圧を0.37Vまで下げてもSRAMは全ビット動作した。ただし、それ以上下げるとビット不良を生じる。同様にして従来のCMOS構造と同じバルクで2MビットのSRAMを作ると、0.8V以下では不良ビットが出始めた。

基板バイアスは、ゲートしきい電圧を調整できるだけではなく、待機時のリーク電流を抑えられるという効果もある(図3)。ゲート電圧以下のソース-ドレイン電流、すなわちサブスレッショルド電流のゲート電圧に対する傾きをシャープにするという役割が基板バイアスにはある。このため、高速動作時と待機時で基板バイアスを細かく調整すれば、LSI全体としての消費電流を下げることができる。

図3　基板バイアスでリーク電流を下げる　出典：LEAP

このSOTBトランジスタは、プレーナ構造のまま微細化できるというメリットがある。基板バイアスでサブスレッショルド電流を減らせるからだ。バルクCMOS だと、10nm台へと微細化すると、複雑な構造のFINFETといった3次元構造が欠かせない。STMicroelectronicsがFD（fully depletion）型のSOIトランジスタではFINFETは要らないと言ったことと符合する（参考資料3）。

SOTBトランジスタはロジックLSI用に開発されたものだが、LEAPではメモリ素子としてMRAM、PCM、原子移動デバイスも開発中だ。このVLSI Symposiumでは、これらの進歩についても報告した。MRAMでは前回（参考資料1および2）の直径50nmサイズのメモリセルから今回は35nmに微細化して、さらに浮遊磁場を打ち消し合うように対称構造にした(図4)。加えて多値化についても検討し、2ビット/セルの動作を確認した。

図4　MRAMを微細化し、2値化も試みた　出典：LEAP

相変化メモリ（PCM）では、超格子構造内でのGe原子の移動メカニズムを解明した。高抵抗状態の格子と低抵抗状態の格子との間の遷移には結晶を溶かすのではなく、電子の注入によってGe原子の移動を促進しているという。

原子移動スイッチでは、不揮発性の記憶素子をオン/オフ動作させる役割を果たすスイッチングトランジスタを小さくするため、記憶素子の上に双方向ダイオードをスイッチ素子として設けた(図5)。この場合は、金属-TaO-金属というショットキダイオード構造を使い、ダイオードのしきい電圧を超すか越さないかでスイッチ動作を行う。SRAM構造の6トランジスタ方式の面積200F2に対して、わずか12F2（Fは最小寸法）ですんだ。

図5　双方向ダイオードスイッチで微細化に対応　出典：LEAP

このVLSI Symposiumでは、LEAPからの発表採択論文は5件。この数字は採択論文数1位IMECの9件に次ぐ多い件数である。

参考資料
1. LEAP、LSI消費電力削減のためのMOSの��Vt低減、不揮発性メモリに力点 (2012/06/15)
2. LEAPの低消費電力・不揮発性メモリはノイズマージン広げ、高集積化目指す (2012/12/25)
3. STマイクロがファブライト戦略を採りながらもIDMにこだわる狙いとは (2013/02/28)