セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

LEAPの低消費電力・不揮発性メモリはノイズマージン広げ、高集積化目指す

|

経済産業省・NEDO(新エネルギー・産業技術総合開発機構)が支援する「低炭素社会を実現する超低電圧デバイスプロジェクト」の成果報告会が行われ、低電圧技術の進展が発表された。原子レベルの微細化に近づくにつれ、不純物原子の影響が顕著に表れるようになってきている。動作電圧を下げ、原子レベルに挑戦する試みがこのプロジェクトである。IEDM2012でも発表された技術も含めいくつか紹介する。

図1 LEAPが目指す低消費電力システム向けデバイス 出典:超低電圧デバイス技術研究組合

図1 LEAPが目指す低消費電力システム向けデバイス 出典:超低電圧デバイス技術研究組合


発表したのは、このプロジェクトを推進する超低電圧デバイス技術研究組合、通称LEAPである。IEDMでは、磁性を利用するMRAMの読み出し回路を工夫し1, 0のマージンを広げる試みや、結晶構造の変化を利用する相変化メモリPCRAM、原子移動を利用するプログラマブルデバイスセルの保持特性の改善などについて発表した。この夏、IEEE主催のVLSI Symposiumでの成果(参考資料1)からどの程度進化したか、に焦点を絞ろう。

LEAPの研究の狙いは、論理回路、1次キャッシュメモリ、高速ストレージ、大容量ストレージから構成されるコンピュータシステム(図1)に使われる半導体デバイスの消費電力を下げることである。コンピュータシステムでは、情報を一時的に貯めるレジスタ(動作はメモリと同じ)が多数使われるため、LEAPはメモリ自身を不揮発性にすることを狙っている。不揮発性メモリは電源をオフにしても記憶が残るからだ。その不揮発性メモリのMRAM、相変化RAM、FPGAの接続デバイスとなるメモリセルなどの実用化を目指す。

これらメモリデバイスに共通することは、バックエンドプロセス、すなわちCMOSトランジスタ回路を製造し終えた後の配線工程の中にメモリデバイスを作り込むことである。3次元メモリという形をとることで集積度を上げる。しかも、全て産業技術総合研究所に設置されている300mmウェーハ生産ラインを利用する。バックエンドプロセスを利用して試作したメモリは65nmCMOSプロセスを終えた300mmウェーハ上に形成した。


MRAMは回路の工夫でマージン拡大
まずMRAMでは、トンネル絶縁膜であるMgOの結晶性を向上させることで書き換え回数を上げることができたと6月に発表した(参考資料1)。さらにMgOの結晶性を上げるためMgO層を1層ずつ重ねて作る方法を開発した。書き換え回数は0.65Vのバイアス点で、10の16乗回と極めて多い。このSTT-MRAMはMgOを挟む強磁性体のスピンの向きによって接合に垂直に流す電流値(抵抗値)の大きさが変わり、その差を1、0と判定する。しかし、1、0のマージンは狭い。例えば、0の抵抗値が1.7kΩで、1のそれが2.8kΩと2倍程度しかない(図2)。


図2 STT-MRAMの抵抗値マージンは少ない 出典:超低電圧デバイス技術研究組合

図2 STT-MRAMの抵抗値マージンは少ない 出典:超低電圧デバイス技術研究組合


高集積メモリを目指すためには、この抵抗値多少ばらついても動作するように1、0のマージンを十分とらなくてはならない。そこでメモリセル1個の動作マージンを広げるために回路設計を神戸大学、立命館大学に依頼した。特に、動作マージンを広げるために神戸大学は低電圧でも動作する読み出し回路を開発した。これは狭い電流値(抵抗値)の差を電圧値に変換する回路である。読み出し回路に設けたpチャンネルMOSの基板バイアス電圧を調整することで負性抵抗回路(図3)を構成する。この回路によって、読み出し負荷電圧を1の場合と0の場合とで大きく広げた。実験では、電流値の大きな状態を0.08V(左側の丸印)、電流値の小さな状態を0.38V(右側の丸印)とその差を広げることができた。


図3 抵抗値の小さな差を負性抵抗回路で電圧に変換、拡張した 出典:超低電圧デバイス技術研究組合

図3 抵抗値の小さな差を負性抵抗回路で電圧に変換、拡張した 出典:超低電圧デバイス技術研究組合


ただし問題は、pMOSの基板バイアス電圧の調整が微妙で、負荷となる負性抵抗曲線が基板バイアスによって大きく変わってしまうことだ。メモリセル数を増やした時に負性抵抗曲線のバラつきによって、動作点が大きく変化する恐れがある。このためセル数を増やす、すなわち高集積化する時のバラつきをどのようにして減らすか、あるいはそのバラつきをどのようにして吸収するか、その対策を見つける必要が出てくる。現在は4MビットのメモリマクロをTEGとして設計中である。


結晶A-結晶Bの遷移を利用する相変化メモリ
相変化メモリは、従来カルコゲナイド系のGeSbTe材料をベースにした開発が多かった。結晶と非結晶の状態を遷移することでカルコゲナイド抵抗値の変化を1、0に対応させていた。今回、LEAPは結晶状態A⇔結晶状態Bという遷移状態を高抵抗(1)、低抵抗(0)に対応させる(図4)ことで、低抵抗と高抵抗の状態を300倍も変えることができた(図5)上に、セット/リセット電圧を従来の1.3V/1.5Vから共に1V/1Vへと下げることができた。セット/リセット電圧のパルス幅を変えることで電流値を変えるが、セット電流は従来比1/30の60μA、リセット電流は従来の半分の1mAと下がった。この結果、少ないエネルギー、すなわち低消費電力・高速で相変化させることができた。


図4 超格子結晶間の結合状態の違いで低抵抗・高抵抗を生む 出典:超低電圧デバイス技術研究組合

図4 超格子結晶間の結合状態の違いで低抵抗・高抵抗を生む 出典:超低電圧デバイス技術研究組合


図5 1、0の差が300倍とマージンは広い 出典:超低電圧デバイス技術研究組合

図5 1、0の差が300倍とマージンは広い 出典:超低電圧デバイス技術研究組合


二つの結晶状態を作り出すためにGeTe/Sb2Te3超格子構造を形成した。超格子構造のGeTe層とSb2Te3層をGe原子が行き来することで抵抗値を変えるというもので、共に結晶であるため行き来するエネルギーが少なくても済む。加えて、少ない電流で生じた熱を有効に使うために熱拡散防止層も導入した。

さらに、メモリセルを選択するデバイスとしてpinダイオードを選択した。これはセット/リセット電圧共にプラスのパルスを使うことと、縦の配線方向に集積できるからだ。ビット線とワード線のマトリクスのラインをアクティブにすることでダイオードおよび直列接続されたメモリセルを選択することができ、メモリマトリクス回路を簡略化できる。


FPGAのメモリ部分を安定化
FPGAロジックデバイスに必要な論理接続用のスイッチとして、従来はSRAMを使っていた。SRAMは基本的にフリップフロップ構造を採るため、高速だが面積が大きい。LEAPはSRAMの代わりに原子移動スイッチを開発している。これは参考資料1で紹介したように、Ru電極とCu電極ではさまれた固体電解質の中を電極からCuイオンを移動させ、電極間をつないでしまおうという発想だ。今回は、セット/リセット電圧を均一に制御できる技術を確立したため、3×3のロジックセルを試作した。ちなみにスイッチのしきい電圧は、1024個のスイッチを試作し、中央値1.8Vで標準偏差が0.2Vという結果だった。オン/オフ時の電流値はほぼ4.5桁という十分な差がある。

原子移動スイッチは、1000回程度の書き換え回数が得られているが、ロジックデバイスとしては十分な回数である。ただし、記憶し続ける保持特性も確保していく必要がある。特にオン状態でCu原子がつながっている状態が崩れていけば劣化するため、その対策としてCu電極とRu電極を共に合金化し、熱的安定性とCuの拡散バリヤを設けた。Ru電極はTaと合金化した(図6)。


図6 Ru合金化でバラつきを低減 出典:超低電圧デバイス技術研究組合

図6 Ru合金化でバラつきを低減 出典:超低電圧デバイス技術研究組合


図7 ルックアップテーブルを集積したロジックセルアレイ 出典:超低電圧デバイス技術研究組合

図7 ルックアップテーブルを集積したロジックセルアレイ 出典:超低電圧デバイス技術研究組合


単位ロジックセルアレイ(図7)には、4入力32ビットのルックアップテーブル(LUT)を2個、16×19の入力および出力クロスバースイッチ、D型フリップフロップ2個などを集積しており、原子移動スイッチは368個含まれている。この単位ロジックセルを3×3のマトリクスアレイ構成にし、さらにセルをアドレスするためのデコーダやドライバをそれぞれX、Yに配置し、動作を検証した。

さらに6×6構成のロジックセルアレイのレイアウトを検討しており、TEGレベルでSRAMと比べ68%面積削減効果を確認している。今後は実際に試作し、その効果を検証する。

参考資料
1. LEAP、LSI消費電力削減のためMOSのVt削減、不揮発性メモリに力点 (2012/06/15)

(2012/12/25)

月別アーカイブ