ラピダスが、人材派遣会社のシンガポールQuest Globalと戦略的パートナーシップを結んだ。ラピダスに少ない半導体設計エンジニアを外部から調達しようというもの。ファウンドリビジネスでは製造ラインを揃えても顧客が来るわけではない。半導体設計エンジニアやセールスパーソンがいなければ顧客の注文を理解できない。顧客は自分のシステムにしか興味がないからだ。

図1　Rapidus CEOの小池淳義氏（左）とQuest Global共同創業者兼CEOのAjit Prabhu氏（右）

フォトマスクまで提供できるほどの半導体設計力が顧客になければ、顧客に代わって設計するデザインハウスを多数組織化しておく必要がある。ラピダスはまだデザインハウスを組織化したと言う話は聞こえてこない。今回の提携は外部のデザインハウスを使うのではなく、設計部門を社内に抱えることに近い。この提携はとてもコストのかかることになる。

ファウンドリにとって、フォトマスクという設計図がなければ製造ラインに流すことができない。ではフォトマスクは誰が作るのか。もちろんフォトマスクメーカーだが、彼らでさえ半導体の設計図がなければマスクを提供できない。

半導体設計は極めて多岐に渡る。顧客に最も近いのは客のシステムを実現するための論理設計である。これはRTL（Register Transfer Level）で出力された論理設計図となる。この論理設計図を回路図に展開する必要がある。この段階に論理合成と呼ばれる自動化によって回路図ができる。その回路図からシリコンウェーハに描けるような回路パターンを作成する訳だが、大きな回路ブロック（IP）などを配置して配線する必要がある。回路パターンができたらやっとマスクに落とし込むことが可能になる。これらの各工程でチェックを行い、論理や回路の検証を行い、最後に顧客の求めるシステムLSIが求める性能を満足しているかをチェックする。ミスは早い段階で発見し除去する必要があるからだ。最後の回路パターンが正しければ、マスク作製のフォーマットに変換しデータとしてフォトマスク会社に手渡す。

半導体のサプライチェーンの中には論理設計からマスクデータまでを請け負う「デザインハウス」と呼ばれる業種がある。デザインハウスは設計工程のどこからでも対応できる。例えばTSMCは外部のデザインハウスを組織化しており、日本のDNPやToppanなども含まれている。ただし、nmレベルになるとトランジスタ（FinFET）や配線などの3次元化を強めることで、微細化をほとんどせずに集積度を上げる方法が確立している。それをナノプロセスと称しているため、プロセスノードごとにスタンダードセルを作り直ししなければならない。その作業をTSMC横浜みなとみらいのデザインセンターで台湾のプロセスと連携をとりながら行っている。

このような設計作業はナノレベルしかなく、それ以外のプロセスノードは外部のデザインハウスが担っており、コスト的にはその分の人件費がかからない。しかし、2nm以下のプロセスしか担当しないラピダスは、外注の人件費が加わるため極めて大きなコストを支払うことになる。

いきなり2nmプロセスノードから創業し始めたラピダスは、少なくともTSMCの既存の顧客を取る覚悟がなければ、ビジネスとして成功しないかもしれない。

政府の2025年度予算が国会を通過したことから、経済産業省は3月31日にラピダスの2025年度事業計画を承認し、同社に最大8025億円を追加支援すると発表した。プロセスに最大6755億円、パッケージング工程に最大1270億円を充てると4月1日の日本経済新聞が報じている。これまで支援された9200億円と合わせると合計で1兆7225億円となる。