Samsungがファウンドリ部門の本格的な設立を発表した2018年（参考資料1）から4年経ち、同社は微細化だけから成熟プロセスにも力を入れ始めた。10月18日都内で開催されたSFF（Samsung Foundry Forum）2022では（図1）、1.4nmノードまでロードマップを描いただけではなく、3nmノードからGAAFETを採用、成熟ノードにも業務拡大、先端パッケージングまで手を広げている。

図1　日本で開催されたSFF 2022　出典：Samsung

SamsungがTSMCと同様、先端から成熟ノードや先端パッケージングまで力を入れるようになったのは、TSMCを意識したからだ。半導体の微細化技術は完全に止まっていることもSamsungは明らかにした。TSMCと同様、線幅・線間隔のスケーリングから面積スケーリングへと転換したDTCO（Design Technology Co-Optimization）路線で、5nmプロセス相当から3nmプロセス相当、そして1.4nmプロセス相当へと面積スケーリングを進めている。線幅・線間隔のラインスケーリングは止まっているため、従来のラインスケーリングを活かした成熟ノードにも力を入れていく。

セミコンポータルがすでに、会員限定のFree Webinar「TSMC研究」（参考資料2）で述べてきたように、先端半導体チップの最小線幅は14〜15nmで止まっている。ラインスケーリングから面積スケーリングへと先端技術がシフトしたように、トランジスタ部分はFinFETやGAA（ゲートオールアラウンド）FETのように3次元構造のFETを利用し、配線部分は2次元の配線から3次元の多層配線を利用して、チップ面積を小さくする。そのためにはこれまで作成してきたスタンダードセルライブラリやIPのハードウエア回路（マスク出力データ）を作り直さなければならない。そのためにDTCOではデザインハウスやデザインセンターが欠かせない。

TSMCは、米国や台湾だけではなく、日本にもみなとみらいにデザインセンターを2年前に開設し、今年は大阪にも開設する。これに対してSamsungはDSP（Design Service Partnership）と呼ぶデザインセンターとのパートナーシップを結んでいる。デザインセンターのパートナーは、ファウンドリ工場のある韓国や米国だけではなくインドにも持っているという。ただし、日本にデザインセンターを作るかどうかについてはオプションの一つにはあるが、決めてはいない、と答えている。

TSMCを常にライバルとして意識しているSamsungは、先月米国で開催されたSFFにおいて発表したように1.4nmプロセス相当のロードマップを描いたことなどからもわかる。さらに、3nmプロセスノードからGAA構造のFETを採用、その量産を準備したことや、車載用半導体不足で明らかになったように成熟プロセスノードもサービス提供することも（図2）全てTSMCを意識した戦略である。

図2　成熟プロセスも手掛け、今後先端ノードへシフトする計画　出典：Samsung

ただし、いくら先端プロセスノード相当のロードマップを描いても、ファウンドリによるウェーハ価格が7nmあたりから急上昇している現状で、果たしてどれだけ顧客が価格上昇を受け入れるかどうか、で先端ノードの進展が決まる。スタンダードセルやハードIPの作り直しをプロセスノードごとに作り直さなければならない面積スケーリングでは、コストアップは避けられない所まで来ている。

先端パッケージを開発するモチベーションもやはりシステムの高集積化にある。ハードウエアとは今や半導体ICチップのことであるから、システムの高集積化は半導体の高集積化を意味する。Samsungはチップサイズの限界を決めるレチクルサイズを突破できる技術として先端パッケージ技術を見ている。

参考資料
1. 「ファウンドリ2社が成長戦略を語る〜Samsung編」、セミコンポータル (2018/09/14)
2. 「【動画】TSMC研究〜会員限定Free Webinar（9/28）」、セミコンポータル (2022/10/04)