【概要】TSMCが久しぶりに日本で開催した記者向けの説明会で、N2までのロードマップを紹介しました。16nmプロセスから導入されたFinFETが3次元技術で、平面上の微細化が止まり、立体的にトランジスタや配線を構成することで面積のシュリンクに変わりました。このため、7nm,　5nmのプロセスノードは立体設計に手直しする必要があり、横浜にデザインセンターを設立しました。最先端の5nm、4nmプロセスノードの設計は日本が手掛けている訳です。TSMCの実態をお伝えします。

【日時】
2022年9月28日（水）10:00〜11:00

【議論のポイント】
・TSMCの「微細化」技術の進展
・FinFETがもたらす3次元化
・LineスケーリングからAreaスケーリングへ---横浜のデザインセンター
・TSMCの目指すプロセスノードはN2までかもしれない
・Areaスケーリングからヘテロ集積化へ---つくばの研究所
・モノリシックはスペシャルティICへ−−−熊本に量産工場
・ヘテロ集積の先はSi4.0か

【リンク】
SPI会員限定Free Webinarアーカイブ

SPI会員限定Free Webinar：ウェブだけではお伝えしきれないような重要なニュースを分析し、一つのテーマをウェビナーでより深堀していきます。