SuVolta社、富士通に続き、ARM、UMCとも契約、成長企業へ踏み出す

図1　Vthのバラつきが小さいと電源電圧を下げられる　出典：SuVolta

従来のMOSトランジスタ技術では、微細化するほどVthがバラつくため、そのマージンを考えると電源電圧を下げられなかった。誤動作する恐れが大きくなるためだ。Vthのバラつき分布が小さければマージンを十分に取れるため、電源電圧を下げても誤動作しない。SuVoltaの技術はこのVthバラつきが本質的に小さい(図1)。しかもこの技術は、既存の生産設備を利用して製造できるという特長もある。投資負担がかからず、消費電力を下げ、性能を上げられる。

同社は2012年12月に富士通セミコンダクターにライセンスを供与し、65nmプロセス技術で低消費電力・高速の効果を確認していた。今回は、ARMのCortex-M0プロセッサコアにSuVoltaの技術を適用し、消費電力の削減と動作性能の向上を確認したもの。LSIの性能的には、1世代遅れたプロセスでも、進んだプロセスと同じ特性を出せる。

具体的には、ARM Cortex-M0プロセッサコアを従来プロセスとSuVoltaのDDC（Deeply Depleted Channel：深い空乏層のチャンネルを利用するトランジスタ技術）プロセスでそれぞれ製作し、特性を比較した。その結果、クロック周波数をどちらも350MHzで動作させると、DDC技術で作ったM0プロセッサは消費電力が50%下がった。また消費電力が同じになるようにクロック周波数を変えると新技術によるプロセッサの動作速度は35%向上、電源電圧を同一にして動作させると速度は55%向上したとしている。

DDCトランジスタでSRAMを作ったが、SRAMは150mVという低電圧で動作したという。さらに、読み出し動作でのリーク電流による電力は50%下がり、データを保持するリテンションモードでのリーク電力は1/5以下になったとしている。

SuVoltaはさらにUMCと28nmプロセスを共同開発することを発表した。28nmプロセスで先頭を行くTSMCが昨年、生産歩留まりが上がらなくて28nm LPプロセスを利用したアプリケーションプロセッサの生産が間に合わなかった。TSMCの後塵を拝しているUMCが28nmプロセスを加速してTSMCに追い付き/追い越すためには、従来のトランジスタでは生産立ち上げが遅れてしまう恐れがある。Vthのバラつきが少なければ歩留まり向上や生産立ち上げを早くできるはず。

UMCが現在開発中あるいは出荷中の28nmプロセスのLSIに関しても、リーク電流の多いトランジスタだけをDDCトランジスタに置き換えるというオプションと、これから開発するようなLSIでは全てのトランジスタをDDCトランジスタで設計する、というオプションで両社は合意している。UMCの先端技術部門バイスプレジデントのT. R. Yew氏は、「SuVoltaの先端技術を当社のHKMG（ハイK/メタルゲート）プロセスに導入することによって、既存のポリSiONプロセスと相補って、28nmモバイルコンピューティングのためのプロセスプラットフォームを提供していきたいと思っています」と語っている。

図2　SuVoltaのCOOに就任したLouis Parrillo氏

SuVoltaは、DDC技術をライセンス供与するIPベンダーであり、技術力をウリにする頭脳企業だ。かつてBell LaboratoriesでCMOSツインタブ技術を開発し、Motorola、Rambusで経営部門を経験してきたLouis Parrillo氏を23日にCOO（最高執行責任者）に任命したと発表した。同氏は製造パートナー社数をすでに6社以上も増やしたという。SuVolta社には、大手有名なベンチャーキャピタル(VC)であるクライナー・パーキンス・コーフィールド＆バイヤーズやオーガストキャピタルなど、そうそうたるところが出資している。