カーエレクトロニクスの機能安全ISO26262やASILを満たすSoCを設計することが難しくなってきた。人や白線、障害物、交通標識などの認識アルゴリズムは演算処理が大変になる上に、SoCで実現する場合にはレイアウトやタイミング設計が複雑になる。さらに、安全規格を満たさなくてはならない。機能安全を容易に実装できる技術を、米国とイタリアのベンチャーArterisとYogitechの共同チームが発表した。

図1　Arterisの持つセキュアな回路を確保するインターコネクトIP　複雑なSoCのCPUやDSP、GPUなど重要なIPとのやり取りには必要になる　出典：Arteris

米国のArteris社は、セキュリティを確保しなければならない回路と、その必要のない回路に分け、セキュリティを確保しなければならない回路には誤り訂正やパリティチェックなどを設けるインターコネクトファブリックIPの会社(参考資料1)。複雑なSoC内を流れるデータをセキュアにしたい場合には、データがこのファブリックIPを通るように設計する(図1)。

イタリアのYogitech（ヨジテックと発音）は機能安全検証ツールfaultRobustを手掛けている会社である。SoCをいくつかのブロックに分割、それぞれのブロックごとの故障分布を自動的に計算する。各ブロックのリスクの推定とソフトウエアの安全要件STL（ソフトウエアテストライブラリ）や、ソフトウエアのコーディングなどを行うため、広い範囲に渡って故障注入を行い、安全を検証する。STLで達成可能な診断カバー率と推定危険度を検出する。

両社が戦略的パートナーシップを組むということは、セキュリティを確保し、かつ機能安全規格ISO26262をはじめとする規格を満足するアーキテクチャを内蔵したSoCを設計したいファブレスやIDMなど半導体メーカーにとっては設計を楽にしてもらえるという意味だ。

図2　ArterisとYogitechの提携により安全でISO26262に準拠したSoCの設計が楽になる　「fRSVC_FlexNoC」が入手可能になるのは2015年11月の予定　出典：Arteris & Yogitech

Yogitechが安全性ドキュメンテーションパッケージをArterisのIPに移植することで、ArterisのIPと、Yogitechのツールを採り入れたSVC（安全性検証コンポーネント）である、「fRSVC_FlexNoC」を使って、ISO26262に準拠したSoCを設計できるようになる。Arterisの安全性ドキュメンテーションが完成するのは2015年8月、その前の原案ができるのは5月になる予定。「fRSVC_FlexNoC」が一般市場に入手できるのは2015年11月になる予定である。

参考資料
1. 高集積は設計技術も困難に：設計ツール編〜EuroAsia 2014 (2) (2014/10/17)