EDAの標準化団体Accellera Systems Initiativeに見る国際標準化の手法

図1　Accellera Systems Initiative会長のShishpal Rawat氏（Intel社）

標準化団体としてIEEEが有名ではあるが、動きが遅い。このためAccelleraという団体が生まれた。標準化の話し合いをIEEEだと2〜3ヵ月に1回開くだけなので、最終案まで詰めていくのに2〜3年かかってしまう。「Accelleraはボランティアベースの標準化団体」（Accellera Systems Initiative会長のShishpal Rawat氏、図1）で、IEEE標準化委員会に先駆けて設計言語、検証ツール、IP設計仕様などの標準化を進めていく。毎月1〜2回会議を開き、標準化するための問題点を洗い出し解決していく。最近ではAccelleraで決まった標準化案をIEEEに提案し、承認をもらうことで標準化を加速している。

ムーアの法則と共にVLSIが高集積になりVHDLやVerilogでの設計ではなく、C言語ベースでシステム機能の抽象度を高め、設計と検証を楽にしようというESL（electronic system level）設計手法が活発になっている。OSCIはこのESL設計手法の標準化を進めてきた団体で、SystemCやSystemC TLM、SystemC AMSなどの標準化に力を注いでいる。

今回、OSCIがAccelleraと合併することで新しい組織、Accellera Systems Initiativeが生まれた。システムレベルの設計やIPをいろいろなツールや環境で設計できるように標準化していれば、これまでよりも早く実現できるようになる。この結果、設計の生産性が上がり、組み込みシステムやSoCの設計時間が短縮し、製品化を早めることができる。特に、さまざまな「方言」を持つC系の言語を標準化することで、ムーアの法則をさらに推し進めることが可能になる。

ESL設計手法が標準化されて共通に使えるのなら、ファブレス半導体だけではなく、サードパーティも設計作業に参加できる。IDMやファブレスメーカーはサードパーティにESL設計を依頼して、自らは得意な分野に集中できる。ツールの標準化はサードパーティも本当に使えるかどうか、インターオペラビリティ（Interoperability：相互運用性：標準化された製品でもA社からZ社までどの企業も使えることを確認する作業）も重要である。標準化しても他社が使えなければ意味がないからだ。

Accelleraはこれまでもアナログやミクストシグナル回路をVerilogやSystemCに拡張するための標準化作業も行ってきた。Verilog-AMSは現在進行中のミクストシグナル向け標準化言語の一つである。現在はこれも含め十数の仕様の標準化を同時並行で進めている。「われわれは優先順位を付けず、すべての標準化作業を同時並行でやっていく」と会長のShishpal Rawat氏は言う。

Accelleraのメンバーにファウンドリメーカーはまだいない。AccelleraではVHDL/VerilogからGDS-II出力までの標準化作業を扱うため、インテルやAMDなどのIDMやクアルコムやSTエリクソンなどのファブレス、ARMのようなIPベンダー、ケイデンスやメンターのようなEDAベンダーなどの半導体関連企業と、ボーイングやシスコ、オラクルなどのシステム企業などがメンバーである（図2）。日本企業としてルネサスとNECがメンバーに参加しているが、運営委員に日本企業は1社もない（図3)。

図2　Accellera Systems Initiativeのメンバー

図3　Accellera Systems Initiative運営委員

Accelleraの標準化作業は、毎週のように会議を開き、さまざまな仕様案件を同時並行に進めていく。参加メンバーは米国企業だけではない。英国、スイス、台湾、ドイツ、日本、インドなどの国の企業がメンバーになっている。標準化作業には最初からグローバルなメンバーを集め、毎月1〜2回のペースで話し合い、正式にIEEEなどに提案することで、意見がまとまっているためスムーズに決まる。日本国内で官民を集めて標準化案を作り、IECやIEEEに提案しても外国企業に対して根回しや意見の集約ができていなければ反対されて終わってしまう。標準化作業に最初からグローバル企業を含めることはもはやマストである。