セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

VLSI Sympo報告:IntelのMayberry CTO、コンピュータトレンドを語る

VLSI Symposiumの基調講演2日目では、IntelのCTOであるMichael Mayberry氏が、コンピューティングの大きな流れと将来の方向について語った。データセンターのトポロジーが変わり、中央から分散化の方向を示した。必要な半導体デバイスにも触れ、GAA構造などの超微細化、チップレットによる高集積化、3D-IC化へ向かう。ムーアの法則のように、データ量は3年で2倍増えると予言した。

図1 Intel Senior VP兼CTO & GM Technology DevelopmentのMike Mayberry氏 出典:Intel Corp.

図1 Intel Senior VP兼CTO & GM Technology DevelopmentのMike Mayberry氏 出典:Intel Corp.


これからの半導体コンピューティングで重要なことは、スケーリングだけではなく、へテロプロセッサの集積化や、同時最適化、ソフトウエアがけん引するハードウエア、AI(人工知能)、優れたコンピュータロジックだという。これまでのサーバーやパソコンだけではなく、クルマや、デジタルテレビのようなブロードキャスティングサービス(Netflixなど)、監視カメラ、IoTデバイスなどさまざまなデバイスから生み出されるデータ(整理されていないデータ:unstructured data)がますます膨大に増えるため、これらの技術が欠かせなくなるのである。

もっと具体的に紹介しよう。例えばクルマはかつてハードウエアのみだった。それがタクシーの登場でサービスを提供するようになり、最近では自動運転に向けたADASのようにサービス+情報を搭載するようになった。それによって価値は増大する。

データに溢れる世界をもっときれいに整理するために、データセンターのトポロジーが変わるとMayberry氏は言う。これまでの中央集権的なデータセンターからもっと分散的なデータセンターに変わるというのだ。データ転送のコストはコンピュータコストを超えるようになり、エッジへと近づくからだ。つまり、クラウドベースのデータセンターから地域のデータセンター、通信基地局内でのクラウドWANやエッジ基地局でのデータセンター、さらにはエッジでのデータセンターなどへと分散する(図2)。


DISTRIBUTED COMPUTE ERA

図2 データセンターは中央集権型から分散型へ 出典:Intel Corp


データセンターが分散化され、整理されていないデータが整理されながらもデータの量は増え続ける。逆に言えば、整理されていないデータの爆発を防ぐためにデータセンターが分散化するともいえる。

分散化データセンターになれば、そこに搭載される半導体チップは、超小型のデータセンターのように、CPUとGPU、DSP、NPU(ニューラルネットワークプロセッサ)などXPU(多数の異種プロセッサ)になる。これは、エッジでの専用プロセッサのように、ドメインスペシフィックなアーキテクチャを持つようになる。エネルギー効率を上げるためだ。

ヘテロプロセッサアーキテクチャは、命令セットがプロセッサごとにあり、極めて複雑になる。集積度が増すだけではなく、プログラミングも複雑になり、開発期間が長期にわたるようになる。それだけではない。メモリ容量も膨大になり、消費電力が膨大になりすぎる。加えてAIチップは特に学習チップの集積度は今にも増して超複雑になる。まさにコンピューティングギャップができてしまう。

それを解決する一つのソリューションがモジュラー方式で、コンピューティングはレイヤーごとに抽象化し、新たな自動化ツールも必要になる。ハードウエア的には3次元化や2.5次元化によって機能ごとに集積していく。これにより、半導体製品に集積されるトランジスタ数は2年で倍になるというムーアの法則が続くことになる。

高集積化技術として、トランジスタはGAA(Gate All Around)構造になり、パターンニングは化学的なセルフアライン技術のDSA(Directed Self-Assembly)技術(図3)を使うことでウェーハ面内バラツキを抑えることができるという。


BETTER COMPUTING THROUGH CHEMISTRY

図3 超微細化にはDSAで対応 出典:Intel Corp


3次元化ではメモリやロジックとのスタックが現実になり、Intelはすでに2.5DのEMIB技術やCo-EMIB技術、3次元のFoveros技術を商品化させている。最近出荷したLakefieldはFoveros技術を使ったもの(参考資料1)。これらの技術はチップレットというIPコアのライブラリを持つことが必要となる(図4)。


HETEROGENEOUS INTEGRATION

図4 集積度を高めるために2.5D、3D技術やチップレット技術を使う 出典:Intel Corp


これらを組み合わせて、IntelのFPGAはチップレットやHBM(High Bandwidth Memory)モジュールを2.5Dパッケージに入れたり、3次元のLakefieldと組み合わせたりするようなハイテクパッケージが重要な時代になる。

この先、ハードウエアとソフトウエアの共同進化が必要になる。従来のフォンノイマン型コンピューティングからディープラーニング手法、さらにビッグデータの解析に必要なグラフ解析(グラフの頂点やエッジとの関係を見出す手法)、人間の頭脳の仕組みを模倣するニューロモーフィック、最終的には量子コンピューティングへと向かうだろう。ただし、量子コンピューティングは2030年以降になるという。

Intelはこれらの新しいアーキテクチャのコンピューティング手法を試しており、その困難さを肌で感じているからこそ、その距離感がわかるのではないだろうか。

参考資料
1. 3D-ICがいよいよパソコンに載る時代へ (2020/06/16)

(2020/06/19)

月別アーカイブ

セミコンポータルはこんなサービスを提供します