セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト
セミコンポータル

自動テストもTCOで低コスト化へ

|

半導体の自動テスト(ATE)にもTCO(Total Cost of Ownership)の考え方を導入することで設備投資を、より低コストで済ませる。National Instrumentsがこのほどまとめた冊子「Automated Test Outlook 2017」(図1)において、テスターの導入にあたって今後の展望を考慮しながらコストを上げない戦略を披露した。

図1 NIが発行したAutomated Test Outlook 2017 出典:National Instruments

図1 NIが発行したAutomated Test Outlook 2017 出典:National Instruments


半導体業界では、半導体チップ原価に占める設備投資コストが大きいため、製造設備に関してはTCOの考え方はごく一般的である。テスターへの投資に対しても同様に初期投資だけではなくTCOまで含めたコスト構造を考えるべきとNIは主張する。

TCOは、開発コスト、導入コスト、そして運用コストを加えたトータルの総所有コストを表す。上司や財務経理部門は導入コストだけを見がちであるが、TCOで評価しなければ従来のテスターではコストをかけ過ぎになる恐れがある。特に今後はIoTやAI、クルマなど少量多品種の製品やシステムの時代になる。製品やサービス寿命まで考慮すると、3~5年の運用期間で考える必要があると同社日本法人の日本ナショナルインスツルメンツ社のAPACリージョナルマーケティングマネジャーの久保法晴氏はいう。

さらにテストを戦略的な資産にまで価値を高めるシナリオも提案している。最初の投資、次のスケールアップ、3つ目の再利用へと持っていければ、最初の投資コストは十分すぎるほど回収できる。その導入例として、米国の防衛技術に強いHarris社の事例を紹介した。

Harris社は、従来テスターを1台ずつ順次導入していた。その後、新製品の性能が上がり、出荷量の増加も求められるようになった。しかし、生産設備と設置面積をそれ以上増やせない上に、ビジネス機会を失いたくなかった。このため、NIのTestStandとNI LabVIEW、PXIシャーシからなるテスト用プラットフォームをHarris社の中で標準化するのに成功した。その時、4台同時に並列テストすることでスループットを400%上げた。しかもテストコストが削減され、設置面積は83%も減った。投資利益率ROIは185%も向上したという。回収期間はわずか2.8カ月だった。

テストにかかる総コストを一般的な場合についてグラフ化したのが図2である。この図は一般的なテスターについて定性的に述べたもので、特定の企業での導入例ではないが、従来のテスター(灰色)のコストは年数が経つにつれコストはリニアに上がっていくが、新テスター(青色)は初期投資こそ余分にかかるが、2年も経つとコストは逆転してしまう。つまり回収期間は2年弱であるが、回収後は削減する一方になることを示している。


図2 従来のテスターを新型テスターに変えても2年弱で元がとれる 出典:National Instruments

図2 従来のテスターを新型テスターに変えても2年弱で元がとれる 出典:National Instruments


図2では、テスト時間のスループットが新テスターでは3倍高いため、年間の生産量は3倍になると仮定している。さらに、NIの半導体テスター「STS(Semiconductor Test Systems)」は、PXIシャーシなどを組み込み、そのまま量産でも使える形状をしており、テスト冶具やプローバも搭載している。測定項目や手順などを記したソフトウエアもそのまま使える。

NIは、Harrisのみならず、自動車向け照明器具メーカーのHella KGaA HueckやPhilips HHS (Home Health Store)でも年間の追加投資をそれぞれ1.3億円、5.5億円削減したという話を紹介した。

NIのテスターは確かにフレキシブルだが、PXIシャーシーに使っているIntelのマルチコアプロセッサやXilinxのFPGA、バスではPCI Express Gen3、データコンバータにAnalog Devicesなど、高性能なチップを使っていることも関係している。Intelのマルチコアマイクロプロセッサは並列演算に強く、テストのさらなる並列化の要求に対応できる。また、FPGAはハードウエア回路の再構成ができるため、計測スピードの高速化や高機能化に対応する。

同社の持つソフトウエア開発ツールのLabVIEWというグラフィカルなツールを利用してFPGAの構成を変えられるというメリットもある。ユーザーがテスト機能を追加する場合にはFPGAで自由に定義できる。RF回路の計測システムVST(ベクトル信号トランシーバ)にもFPGAで構成を変えられるというメリットを生かし、Wi-FiのトップメーカーであるQualcomm社のAtheros部門では802.11a/b/g/nのテスト時間が従来のテスターに比べ1/10に、802.11a/b/g/n/acのテストでは1/200にそれぞれ短縮したとしている。

(2017/03/23)

月別アーカイブ

Copyright(C)2001-2020 Semiconductor Portal Inc., All Rights Reserved.