終焉したのか、ムーアの法則？

事実、今日でも同社のホームページにはムーアの法則成立の証拠として横軸に年度を、そして縦軸に対数スケールでチップ上のトランジスタ数をプロットしたグラフが掲げられているが、その勾配は微妙に変わりどちらかと言えば約2年で倍増にすり替わった形になりこの状態が永く続いていた。このグラフ（図）は1970年のトランジスタ数、約2,000から始まり2006年のItanium 2のトランジスタ数12億まで続きほぼ直線に乗っている。2008年のInternational Solid State Circuits Conference (ISSCC)で同社が発表した次世代MPUであるTukWilaは、チップ数が実に20億個と発表された。TukWilaは、2009年に量産開始とのことである。

さて、上述のグラフでは示さないがTukWilaを加えてプロットすると右肩上がりのグラフの傾斜はTukWilaにおいて傾斜角度が鈍り、2006年のItanium 2までの曲線と明らかに不連続に見えてその勾配の角度が約半分になってしまった。ただし1990年頃に導入された初代Pentiumも同様に角度が鈍かったので次の新製品までプロットを見てみないとこのことを断定するのは時期尚早であろう。ともかく同社はこの半対数プロットが一直線で続く限りムーアの法則が機能しているとの立場なのである。

一方、ムーアの法則は終焉した、若しくは破綻しているとする論調も多くある。Semiconductor International Japanの2007年10月号が一例である。もう一つの例は独立法人産業技術総研の原史郎が発表した解説で「ムーアのビジネスモデルの破綻」と題された文章である。

実はムーアの法則を機能させた別の有名な法則があり、それは何かといえばスケーリング則である。IBM社のR. H. Dennard等は、“Design of Ion-Implanted MOSFET's with Very Small Physical Dimensions,” IEEE J. Solid-State Circuits SC-9, 256_268 (1974)、と題する論文を公開している。ムーアの法則が発表されてから9年目のことであった。この骨子はMOSデバイスのシュリンク即ち縮小化をガイドする理論である。即ち、デバイスの寸法を1/K倍するモデルを彼らは作った。新デザインのパターンを1/KでシュリンクさせてMOS回路を設計する時、チップ面積は、1/Kの二乗で縮小する。ここで注意しないといけないのは、スケーリング則においてゲート酸化膜の厚さも1/K倍になり膜厚を減らすことになる。この理論では縮小の結果、回路の速度、チップ面積、消費電力の性能が向上することを見事に示すことができ、たいへん好都合であった。ここで仮に1/K = 0.7を選ぶと1/Kの二乗は0.49でほぼ1/2なので、2年ごとにこのようなデザインルールの縮小化を実行することでムーアの法則に乗せることができる、と当時は考えられ最初はその通りに進んだ。

ただし、その後いろいろな問題が出てくる。一例は酸化膜である。1970年当時は酸化膜厚1000オングストロームがふつうであった。これを0.7倍でスケールして見ると、2年後700、4年後490…と続けて28年後は計算上は7オングストロームと言う結果になる。ただ、酸化膜の原子間距離は約5オングストローム。即ち、7オングストロームを製造することはできない。この問題を解決しなくてはならなかった。
もちろん、7オングストロームまで行く前にトンネル電流によるゲートリーク電流が顕在化する問題があった。この問題を解いたのが等価酸化膜厚の考え方でHigh-k材料のHfO2（ハフニゥムオキサイド）は比誘電率が約25と高い値を持つ。シリコン酸化膜の比誘電率は3.9なので、ハフニゥムオキサイドで膜厚を稼ぐことができた。7 X 25 / 3.9 = 45オングストロームであって、これなら厳しいがどうにか製造できるしトンネル電流も無視できよう。だが最早ほぼ限界であろう。この次はどうするのだろうか？

他に発熱やリーク電流などさまざまな問題が後から後へと発生したが、半導体業界は現在までに相当な努力を結集し、何とか図のような成果を挙げて40年で6桁、1,000,000倍の高性能化を達成して来た。なお、1970年頃はDRAM 1Kビット製品が約10ドルであったことを考えればLSIワンチップの値段もこの40年でほぼ不変であり桁が上がることはなかった。もちろん、この事実は良く知られたことなのだが改めて半導体業界の偉大な成果に想いを馳せることになる。

現在の金融不況は種々の努力で沈静化するだろう。ただ、その後ムーアの法則はどう展開するのだろうか？注目して見守りたい。