究極のデバイスFINFETの実用化がこの6月に始まった

後述するがFINFETは、その誕生前から注目を集め祝福されて生まれたデバイスだ。既にインテルやTSMCはそれぞれ自社のFINFETの実用化に向けた進展を発表している。Tech-On 2012年6月15日の記事（参考資料2）では、「2012 Symposium on VLSI Technology」のセッションにおいて、米Intel社が22nm世代のCMOS技術を発表した、としている。1年後には日経エレクトロニクス2013年7月8日号（参考資料3）は、DRAM混載SoCを2013 VLSIシンポジウムでインテルが紹介したと報じている。この報告では、混載メモリーが集積密度において過去最高値の7.5Mビット/sq.mmを達成している。混載メモリーではFINFETの強さが発揮されている。この延長線で6月にコードネームHaswell CPUが登場し、マイクロアーキテクチャが完成した。同社は様々な省電力技術を導入して、Ultrabookやタブレット、最新のノートパソコンにも好適な設計だ、としている。

一方、TSMCはTech-On 2012年12月6日 (参考資料4)のセミコンジャパンの記事で16-10 nm世代のFINFETプロセスの提供時期を明言した、との報告がある。同社 Vice PresidentのHou（人名、すべて敬称略）が語った。それによれば、SoC向けのプロセス技術を使い2013年末には、立体トランジスタFINFETに基づく16nm世代プロセスの提供を始めるとしている。一方、東芝はそのホームページで「立体構造トランジスタの3次元ひずみエンジニアリング技術」とのタイトルでその開発の進展を示している（参考資料5）。必要に応じて量産を展開するとの姿勢だ。

FINFETのFinは、英語で「魚のひれ」の意味だが、sharks finスープでも使い、この名前は大変に親しみやすい。Finは薄く設計条件などにもよるが、例えば10 nm程度の厚さだ。製造プロセスはカリフォルニア大学バークレイ校の教授であるChenming Huが発表している図(参考資料6)がわかりやすい。この例では、以下の図に示すようにUTBSOI(Ultra Thin Body SOI)構造で作製されている。

図1 Chenming Hu教授が提案したFINFET 出典：Chenming Hu、University of California, Berkeley

ゲート電極の下に絶縁膜上にFinがありFinの両端はソースSとドレインDが作られ各々電極につながる。図でウェーハはSOI（Silicon On Insulator）を使った例を示している。ただ、実用化されているFINFETはバルク構造になっている。SOIはコスト高なので実用には向かない面がある。FINFET特性における最大の特長は、オフ時のリーク電流が少ない点にあるのだが、従来のMOSFETと比べその構造上オフ時の空乏層がほぼ完全に遮断されるのがその理由だ。

FINFETが最初に知られる発端になったのは1998年サンフランシスコで開催されたIEDMでの発表だ。講演者は久本大(Dai Hisamoto)である。久本は日立中研から米カリフォルニア大学バークレイ校(UC Berkley)に留学していた最中だった。UC Berkleyの側から見ると留学生が成果を出し、査読が厳しいIEDMにパスし、発表するのだから当然ながら歓迎したのだ。だからFINFETを発明したのはUC Berkleyであるとのスタンスを取っている。それを否定することはできない。事実、UC Berkleyの貢献は大きい。米政府から研究資金を引きだしたのだ。即ち、軍の研究開発プログラムに登録しDARPA（Defense Advanced Research Projects Agency：国防総省高等研究事業局）AMEプログラムの契約番号N66001-97-1-8910を得て、お金をもらっている。もちろん、この議論には筆者の推論が入っているが、電子電気技術者協会の会誌IEEE Trans. Electron Deviceにはこのことが明示されている。ただ、IEDM論文の筆頭者は久本であり、発表したのも久本だから、中心になって研究に貢献したのは間違いなく久本なのだ。

一方、我が国の材料科学技術振興財団は2011年に山崎貞一賞をFINFETの発明者に授与した。1998年UC Berkleyが誕生前のアイデアの段階でこのデバイスを高く評価しDARPAに申請しその支援を受けてIEDMで発表しFINFETの地位を不動のものにしたのと比べて、いかにも遅い。米国と日本との実力の差はこんな形で現れた。

SRAMにおいては東芝、IBM、AMDは2008年とやや古い情報だが、フィン形状の立体構造電界効果トランジスタを用いた世界最小のSRAMセルを開発し、動作を確認したと発表している(参考資料7)。この場合は、セルにおいてビットデータ読み書きのためのスイッチとしてFINFETが使われるケースであり、FINFETは当然DRAMやフラッシュメモリーでも使えるのだと思われる。

先の報告でも明らかになったが、FINFETの実用化には相当の時間が経過している。久本が最初に発表してから今まで15年の月日がたった。なぜだろうか？筆者が考えるに最初はウェーハがSOIであるため、コスト高にならざるを得なかった。それ故にFINFET量産実用化はワンチップ上に搭載するトランジスタ数において、もう一段の飛躍が必要だったが、SOIを使わないバルク構造でのプロセス開発に更に時間が必要だったのではないかと考えている。

参考資料
1．300億トランジスタからなる1チップLSIは脳に匹敵（2013/08/15）
2.　[VLSI] Intel社が22nm世代FinFET技術を発表、大勢の聴講者が集まる、Tech-On（2012/06/15）
3.　Intelが22nm世代のDRAM混載SoC技術を披露、日経エレクトロニクス、2013年7月8日号、p.39
4.　[セミコン2012]　TSMCが16~10nm世代のFinFETプロセスや3次元技術の提供時期を明言、Tech-On（2012/12/06）
5.　立体構造トランジスタの3次元ひずみエンジニアリング技術
6. 　FinFET and other New Transistor Technologies
7. 東芝/IBM/AMD、世界最小の立体構造トランジスタSRAMセルを開発