日本テクトロニクスは、高速シリアルインターフェースの一つであるPCI Express 2.0に対応したロジックアナライザを開発した。バージョンが2.0に上がったことからデータレートは従来の2.5Gbpsから5.0Gbpsに高速化した。加えて、ダイナミックにデータレートを変えたり、送信･受信のペアのレーン数を1本、4本、8本、16本とダイナミックに変えられるという柔軟性がある。

上位層だけを取り扱うプロトコルアナライザではPCI Express 2.0に対応した製品があるものの、ロジアナと違い物理層のデバッグはできない。今回のロジアナでは例えば、オシロスコープを用意して、時間軸のオシロのアナログデータと、ロジアナのデジタルデータを時間的に相関とることで物理層をデバッグできる。複数のレーンにおいて時間相関をとったデバッグも可能である。

この新製品TLA7S08およびTLA7S16のロジックアナライザには、モジュールを2台搭載できるポータブル型と、6台のモジュールを搭載できるベンチトップ型の装置がある。このプラットフォーム装置に搭載するTLA7Sシリーズのモジュールは、8または16レーンの製品がある。写真は、8レーンおよび16レーンに対応するモジュール。

高速シリアルインターフェースであるPCI Expressでは、差動信号のペアを1レーンとして、1レーンあたり最高2.5Gbpsのデータレートを持ち、送信･受信を分離した全二重方式をとる。合計で最高5Gbpsとなる。この1レーンを複数レーン束ねたのがリンクである。束ねるレーンの数が1本の場合は×１、4本なら×4などと表示する。

PCI Express 2.0では、このレーンの幅をダイナミックに変えられる。例えば高速動作時には8レーンを使い、速度がそれほどいらない場合には4レーン(×4)にダイナミックに落として消費電力を下げるということが行われる。その逆ももちろんある。そのような動作が正しく行われているかを検証するためにこのアナライザを使う。

この製品は消費電力を下げるため、高速性が必要ない場合にはデータレートを下げたり、使わないレーンがあると停止させたりしている。レーンが停止しているアイドル状態ではレーンの消費電力はきわめて小さい。メッセージが入り動作を復帰する場合のいわゆるレイテンシは、12パケットだという。つまり、12パケット後にビットロックを取得してデータを表示する。

価格は、16レーン対応のTLA7S16型シリアルアナライザが税別938万円、8レーン対応のTLA7S08型アイリアルアナライザが688万円。