Mears社の超格子MOSFETはサブスレ電流も1桁低減

Mears 社の提案する超格子MOSトランジスタは、厚さ10nm程度の超格子構造MOSのチャンネル領域に作り、X-Y面とZ軸方向とで電子の有効質量を人工的に変えることで、ゲートリークが少なくドレイン電流は増えるというもの。結晶格子を走行する電子の動きを量子力学的に解くと、運動量（ｋ空間）に対してエネルギーバンドギャップを持つことは半導体物理の教科書よく知られているが、伝導帯のエネルギーギャップは下の図のように曲線を描く。

この曲線の曲率は電子あるいは正孔の有効質量に深く関係し、曲率が緩いと有効質量は大きく、曲率がきついと有効質量は小さいことが知られている。有効質量は小さいと電子や正孔の移動度は大きく、有効質量が大きい、すなわち重いと移動度は小さくなる。

Mears社の新型トランジスタは、シリコン原子が規則正しく並んでいる結晶構造を人工的に変えた超格子構造を作り、X-Y方向には有効質量を小さく、Z軸方向には大きくするもの。これによってZ軸方向、すなわちゲートリーク電流方向には電流は流れにくく、X-Y方向すなわちドレイン方向には電流を流れやすくしている。

今回、Mears社は、サブシュレッショルド電流も一桁近く小さくなることを見出した。従来のMOSトランジスタでは、スタンバイ時の消費電力を大きくするサブスレッショルド電流を下げるためにゲートしきい電圧を上げようとすると動作速度が落ちた。逆に動作速度を上げようとして、ゲートしきい電圧を下げるとサブスレッショルド電流が増えてしまった。どちらかを犠牲にしなければならなかった。

Mears社CEOのRobert Mears氏（写真）によると、ゲートしきい電圧を下げなくてもサブスレッショルド電流が下がったという。その理由は明らかにしないが、実質的に短チャンネル効果を抑えることができるため、サブスレッショルド電流を下げられると、ヒントめいたことを述べた。このサブスレッショルド電流低減の再現性は統計的に十分あるとしている。試作には米SEMATECHの子会社で試作開発のファウンドリATDF社の85nmプロセスを利用した。

現在、この超格子MOSトランジスタの特許を世界中で申請し10月6日現在で42件取得、170件を申請中だという。Mears社は101段のリング発振器も試作し、ゲート遅延やゲート当たりの消費電力などのデータは近いうちに公開する予定だ。

同社のビジネスモデルは、基本的には英ARM社と同様、ライセンスおよびロイヤルティビジネス、サービスなどである。超格子を形成したウェーハを売るビジネスは今のところ考えていないという。

関連記事：
デバイス試作・プロセス開発のファウンドリが合併で規模拡大へ