セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

AIの積和演算に小さなDSPを数百個並べたIPコアが続々登場

ディープラーニングのニューラルネットワーク行列演算に超並列DSP回路を利用するIPがCEVAに続き、Flex Logixからも出てきた。エッジAIチップに集積するためのIPコアである。ニューラルネットの演算では8ビットや16ビットのように小さな積和演算(MAC)が適しているため、小さなDSPを大量に集積している。



このサービスをご利用頂くためにはログインが必要です。

  • 画面上部よりログインを行ってください
  • ID・パスワードを忘れた方は、IDとパスワードの再発行をご覧ください
  • 会員IDをお持ちでない方は、入会方法をご覧ください

月別アーカイブ