MIPSがCPUコアをAptivブランドに統一、3ファミリの新IPをライセンス発売

図1　MIPSが新しいAptivブランドを確立、製品ポートフォリオを充実
出典：MIPS Technologies

MIPSはこれまでARMに押されながらもセットトップボックス向けSoCのプロセッサコアとして地位を築いてきた。ARMは携帯電話向けの32ビットコア、MIPSは高性能を主眼とした64ビットコア、という区分けが自然にできていた。ARMはARM7からARM9、ARM11、Cortex Aシリーズ、Cortex MシリーズCortex Rシリーズへと広げてきたのに対して、MIPSも今回、ハイエンドのproAptivファミリ、ミッドレンジのinterAptivシリーズ、ローエンドのmicroAptivと製品名を整えてきた。

proAptivファミリは、プロアプティブと発音し、問題を先取りして行動するという意味のProactive（プロアクティブ）を連想させる。ベンチマークテストでは、EEMBC（エンバシーと発音）が定めたベンチマークでは4.4 CoreMark/MHzとなり、業界トップの性能だという。Dhrystoneベンチマークでは3.5 DMIPS/MHzで、ARMのハイエンドコアCortex-A15と同じ程度だとしている。コア数は1〜6個対応できる。スーパースケーラ、Out of orderなどのアーキテクチャを内蔵、拡張仮想アドレッシング（EVA）、高速浮動小数点ユニット（FPU）機能を内蔵している。L2キャッシュ内蔵している。

ちなみに、EEMBCは、Dhrystoneベンチマークよりも幅広いアプリケーションに渡って性能を評価するシステムであり、プロセッサコアの性能を評価するのに適しているといわれている。Dhrystoneでは約300命令で評価しているのに対して、EEMBCは70万命令での機能を評価する。従来のDhrystoneは300命令に合わせてチューニングすることができるため、実際のプロセッサの評価とは異なるといわれていた。EEMBCは70万命令もあるためチューニングはできない。さまざまなアプリケーションを走らせてそれらの平均値を採るベンチマークである。

interAptivファミリはインタラプティブと発音し、機械と対話しながら作業していくという意味のinteractive（インタラクティブ）を連想させる。1コアでマルチスレッドを実行でき、EVA機能、1次キャッシュのコヒーレンシを保つコヒーレンシマネージャ（CM）を内蔵している。1〜4コアまで対応できる。性能は最大3.2 CoreMark/MHz、1.7 DMIPS/MHz。

microAptivファミリは特に何かを連想させるネーミングではないが、DSPアクセラレータとセキュリティ機能を内蔵したシングルコアで、マイクロコントローラ(マイコン)向けの仕様となっている。性能は、最大3.1 CoreMark/MHz、1.57 DMIPS/MHz。

これらのハイエンドからローエンドまで揃えたCPUコアは、4つの応用分野ごとに3つの製品ファミリを使えるように広げた(図1)。すなわち、モバイル、ホームエンターテインメント、ネットワーク、組み込みシステム、という4つの大きな応用分野にどのファミリも当てはめるようにしている。例えば、組み込み系では、proAptivはカーエンターテインメントLSI向け、interAptivは衝突回避用LSIやパワートレイン用LSI、SATA/RAID/SSDなどのストレージLSI用に向ける。microAptivはマイコンや産業用、スマートメータ用LSI、自動車ならボディ用LSIなどに向くとしている。

MIPSが意識している競合品は、例えばproAptivはARMのCortex-A15であり、インフラ系のネットワーク機器向けLSIや、ハイエンドのタブレットやスマートフォン向けのアプリケーションプロセッサへの集積を狙っている。最新のタブレットやスマホではブラウザをストレスなく高速に動かすために、例えばnVidia 社のTegra-3アプリケーションプロセッサは、クワッドコアCortex-A9を集積し、ブラウジング処理などに使っている。MIPSが得意としてきたセットトップボックス向けのLSIでも、例えば家庭内の機器をつないでビデオを共有できるDLNA（Digital Living Network Alliance）規格に準拠したホームサーバなどから、タブレットやテレビなどへストレスなく転送するという用途も狙っている。

図2　ハイエンドのproAptivファミリはCortex-A15相当ながら面積は半分
出典：MIPS Technologies

proAptivは、Cortex-A9の上のCortex-A15相当である。同一プロセス、同一構成などの条件で比べるとCortex A15の半分の面積でチップにインプリメントできるとしている。このためコヒーレンシを揃えたL2キャッシュメモリを持ちながら、proAptivはクアッドコア構成にして性能をデュアルコア構成の2倍に当たる14,000 DMIPSに高めることができるという。

CPUコアは、最大6コアまで拡張でき、各コアのメモリコヒーレンシを管理するコヒーレンシマネージャ回路を搭載している。さらにDMAなどのようにIOのコヒーレンシも管理するユニット（IOCU）をこれまでの1個にとどまらず、将来のバンド幅の拡張に備えて2個搭載している。さらにテスト容易化回路として、デバッグ用のJTAGポートをチップ外からも使えるようにするためのトレース回路も集積している。全体的な割り込みコントローラユニットは最大256個の割り込みを受け付けられる。

コヒーレンシマネージャにもL2キャッシュを搭載して、CPUに対して1:1のクロックで動作するようになった。このため今回の第2世代のコヒーレンシマネージャは、レイテンシを半分に減らすことができた。L2キャッシュ容量は従来の256Kから最大8Mバイトまで増強している。

その他、低消費電力のinterAptivファミリや、マイクロコントローラ(マイコン)応用のmicroAptivファミリなども、それぞれの性能、機能を持ち、いずれも5月20日からライセンス可能になった。microAptivは現在、生産可能であるが、proAptivとinterAptivの両ファミリの製造は2012年中頃に可能になるとしている。