Semiconductor Portal

» セミコンポータルによる分析 » 技術分析 » 技術分析(デバイス設計& FPD)

アナログシミュレータFastSPICEがナノメータプロセスに活躍の場を移す

アナログ回路のシミュレータであるSPICEの高速モデルとしてFastSPICEと呼ばれるアナログシミュレータがケイデンスやシノプシス、バークレーなどから製品化されていたが、ナノメーターレベルのアナログ回路にも使えるツールが出てきた。4番手となる米メンターグラフィックスが新製品Eldo Premierを発表し、米バークレー・デザイン・オートメーション社は22nmまでシミュレーションできたことを確認した。

図1 バークレーのRavi Subramanian CEO

図1 バークレーのRavi Subramanian CEO


米メンターグラフィックス社は従来のSPICEより10倍大きな回路を最大で20倍速く計算できるアナログシミュレータEldo Premierを発表、精度はこれまで通りを維持しているという。

アナログシミュレータはアナログ・デジタルのミクストシグナルLSI に使うだけではなく、デジタルSoCにおいても、USBやSerDes、HDMIなどの高速I/O回路や、多数のPLLなどのクロックジェネレータ、ビデオ応用に代表されるDDRメモリーなど、高速になるにつれアナログ技術がカギを握るようになってきた。さらにタブレットやスマートフォンなどの携帯機器に搭載されるRF回路や高調波ノイズやナノメーター領域の非直線性特性などアナログ特性が性能を左右するようになってきた。「特に90nmを切る頃から、CMOS半導体チップのバラつきPVT(プロセス、電圧、温度)の影響が大きくなってきている」とバークレーのCEOであるRavi Subramanian氏(図1)は語る。しかも90nmよりは40nm、40nmよりは28nmと微細化が進むにつれ、よりバラつくようになってきているという。


図2 メンターのEldo Premierのスピードアップ

図2 メンターのEldo Premierのスピードアップ


今回メンターが発表したEldo Premier(図2)は、シミュレーション計算を速めるためこれまでのEDAメーカーと同様、マルチプロセッサ技術を駆使している。これまでとは違い、検証すべき回路を階層的にパーティショニングで分割し、さらに分割した回路に計算すべきCPUを割り当てる。パーティショニングを最適化するために階層的に回路を抽出して分割する場合に、その階層的な分割を自動的に行うアロケータを含んでいる。分割された回路を計算した後、最後にもう一度合わせるとしている。

Eldo PremierはPLLやDLL、トランシーバなどのアナログ回路やパワーマネジメント回路などのアナログ回路IPのシミュレーションに使えるが、ナノメーターノードのアナログIPでも、PVTをチェックできる。従来の同社のSPICEと比べ、平均で2.5倍、ノードの少ない回路なら20倍高速にシミュレーションできるという。

台湾のTSMCや米グローバルファウンドリーズの認定を取得しているバークレー社は0.5μmから28nmまでの900以上もの種類の回路で実績を上げており、22nmのマイクロプロセッサのテストでも認定されたという。加えて、TSMCの20nmプロセスとCommon Platformの20nmプロセスでの認定を行っている最中だとしている。またこの6カ月以内の動きとして、ケイデンスやシノプシスなどのデザイン環境にも統合されている。

「最近EDAコンソシアムが発表したEDAツールの実績によると、2010年第4四半期における売り上げはEDAツール全体では対前年同期比で19.4%増であったのに対して、アナログやRF、ミクストシグナル用のシミュレータは27.4%増と伸びが著しい」とSubramanian氏は語った。

(2011/04/26)
ご意見・ご感想