セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

アルテラ、ARMのCortex-A9、MIPSのM32をFPGAに組み込めるツールを発表

米プログラマブルロジックの大手アルテラ社は、ARMのCortex-A9とCortex-M1、MIPSのMP32、自社のCPU、Nios II、インテルのAtomベースのCPU、Stellartonのいずれにも使える設計ツールQuartus IIの新バージョンを発表した。このソフトウエアがあれば、これらのCPUとFPGAとを搭載したシリコンを設計できるようになる。

Quartus IIソフトウエアでシステム設計可能に

図1 Quartus IIソフトウエアでシステム設計可能に


いろいろなCPUをFPGAに組み込めるようにするため、デザインエントリーツールを全面的に刷新した。システムレベルでFPGAを集積するためのツールQsys(キューシスと発音)をQuartus IIに統合することで、複数のCPUにもFPGAを組み込めるようになる。さらに複数のOSにも対応できるとしている。これまでの所、Nios IIのLinuxと日本向けにμITRONのOSをサポートしたことはあるという。

設計フローの最上位に来るQsysは、デザインエントリのツールでありグラフィカルなユーザーインターフェースを持ち、アルテラの持つSOPC(システムオンプログラマブルチップ) Builderの後継ツールと言われている。

その特長は、システムアーキテクチャレベルのネットワークインターコネクトの設計も採り込めるように設計されていること。例えば、パイプラインを導入する場合、パイプライン段数を変えられる上に、データパスのフローを最適化できるという。ネットワークのインターコネクトシステムはパケットベースで行う方式を採用、インターコネクトトポロジーをリング構成、メッシュ構成のうち、リング構成を採用することで性能を上げていると、同社製品およびコーポレートマーケティング担当VPのビンス・フー(Vince Hu)氏は言う。この結果、従来のツールと比べ、メモリーマッピングとデータパスインターコネクトの性能は最大2倍に上がるとする。こういったプロセッサ指向のデータパスを改善することで、複数のCPUをサポートできるようになった。

このツールは、システムレベルの設計の生産性を向上させる上に、これまでのFPGAでは苦手だったIPの再利用が簡単にできるようになるという。業界標準となっているIPインターフェースAMBAもサポートしている。今年中にソフトハウスなどソフトウエア開発メーカーに向け販売する。

インテルに対してはCPUコアをFPGAに組み込むのではなく、FPGAチップとしてインテルに提供し、インテルが自社のStellartonチップをそのFPGAに統合、PoP(パッケージオンパッケージ)実装することでシングルチップパッケージを実現する。ARMやミップスのコアは、アルテラがFPGAと共に組み込み、1チップソリューションとして顧客に提供する。

実際のFPGAチップにCortex-A9デュアルコアを組み込む設計ができ、発表するのは2011年になる見込みだ。アルテラとしては、ユーザーやソフトウエア開発のパートナーたちに早めに製品仕様の長期に渡るコミットメントを発信しておくことが重要だと考え、今回の発表になった。

(2010/10/12)

月別アーカイブ