Lattice、28nm SOIプロセスのFPGAプラットフォームを開発

図1　Lattice Semiconductor社アジア太平洋地域の製品マーケティングディレクタのYing Chen氏

単なる小型・低消費電力だけではない。性能面でも1.5Gbpsの差動インターフェイスや、1レーン5GbpsのPCIeインターフェイス、さらに2.5GbpsのMIPI D-PHY8レーンといった高速シリアルインターフェイスも集積しており、カメラからの画像処理に向く。

加えて、LUT（ルックアップテーブル）としても組み込みビジョン応用として市場ニーズが最も多いLUT 4（4入力1ビット出力のLUT）を用いた。LUT 6だとバッファが大きすぎるため身軽なLUT 4を採用した、と同社アジア太平洋地域の製品マーケティングディレクタのYing Chen氏（図1）は述べる。LUT 4のアーキテクチャで28nm SOIプロセスをプラットフォームとしたのは、「LUT 6が電車だとしたら、LUT 4はバイクのような身軽さなので、さまざまな用途が開けるためだ」とChen氏は言う。

最近、登場したFlex Logics社もLUT 6= 1.6 LUT 4というレポートを出しており、XilinxやIntel/AlteraのLUT 6ベースのFPGAと比べ、身軽なロジックセルだとエッジ応用が狙えるとしている。

今回のプロセスプラットフォームでは、SOI（Silicon on Insulator）構造であるため、ソフトエラーに強く、信頼性は100倍以上、すなわちソフトエラー率が1/100以下だという。ソフトエラーは自然界の宇宙線やICセラミックパッケージ内に含まれる同位元素のアルファ放出によって起きるビット反転エラーのことで、電源をリセット(再起動)すれば回復する。断線や短絡などの完全な故障であるハードエラーとは違い、電源を切り直しさえすれば回復する。いわばフリーズした時がソフトエラーである。

加えて、SOI構造はドレイン-ソース間のリーク電流が小さいため、消費電流も低い。4万ロジックセル程度の規模の他社製品と比べ、消費電力は待機時で75%低いという。ICパッケージ面積が他社の15×15mmと比べ、1/6しかない。

図2　28nm SOIプロセスのCrossLink-NXの基本構成　出典：Lattice Semiconductor

この製品CrossLink-NXは、17Kと40Kのロジックセルを持つ二つの製品からなる。いずれも入出力部分は専用回路で作っており、高速にしている。図2のようにロジックセルやDSPコアに加え、ハードウエアのPCIeインターフェイスや、MIPI D-PHYインターフェイス、高速な差動方式でプログラマブルな12組のI/Oインターフェイスなどを設けており、外部との通信速度を上げている。さらに高速の起動回路も設けており、3msでI/Oを起動し、8msでデバイスを起動する。

40KロジックセルのCrossLink-NV-40と、17KロジックセルのCrossLink-NX-17の製品はそれぞれ、微妙にマクロセルの大きさが異なっているが(図3)、外付けメモリを使わない場合にはRAMブロック容量が2.5MビットのNX-17製品、メモリを外付けして補強したい場合には1MビットのNX-40製品が向く。組み込みメモリブロックはNX-17が0.4Mビット、NX-40は1.5Mビットである。これからのAI推論処理を見据えて、ロジックセルあたり170ビットの内蔵メモリを含んでいる。

図3　CrossLink-NXファミリの2品種　出典：Lattice Semiconductor

FPGAをプログラムするための開発ツールのラティスRadiant 2.0は、ウェブからダウンロードできる。オンチップデバッグが使いやすく、タイミング解析ツールやEDO（Engineering Change Order）エディタを搭載し、シグナルインテグリティも解析できる。ダイナミックにアクセスして、ビットを変えることもできるという。