セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

Xilinx、5G基地局・スモールセル向けにZynq UltraScaleのRF版を用意

Xilinxは5Gの基地局に向けたSoCのZynq UltraScaleにRF用デジタルベースバンド回路を集積した新しいSoCデバイス(図1)のロードマップを発表した。日本でも3.7GHz帯と4.5GHz帯、および28GHz帯が総務省の周波数割り当てとして決まった。Xilinxのこのチップは、サブ6GHzをカバーし、デジタル変復調後のデジタル回路も搭載しており、モバイル端末に近いエッジ基地局向けとなる。

シングル チップの適応型無線プラットフォーム

図1 ソフトウエアプログラマブルのCPUとハードウエアプログラマブルのFPGAを活用した無線のプラットフォームチップ 出典:Xilinx


XilinxのZynq UltraScaleは、FPGA回路を備えたSoCチップであり、5Gで本格的に使われるようになろうMIMO(Multiple Input Multiple Output)アンテナとビームフォーミング処理に威力を発揮する。エッジに近い基地局やスモールセルに大きな市場があるほか、CATVやケーブルモデムなどのリモートPHYノード、あるいは航空機を追跡するフェーズドアレイレーダーや気象調査などの用途もあるという。

RF-SoCのRFからベースバンド処理にかけて基本的な考え方は、できるだけデジタル処理で進めていくことだ(図1)。RF信号を受信した後、すぐにA-D変換してデジタル化し、DSPの積和演算によってミキシング、さらにデジタルフィルタリングを行い、ベースバンド信号を得る。その後はデジタルでの差別化やアクセラレーションなどのデジタル演算を行う。送信の場合はこの逆だが、10GビットEthernetや25GEなどの高速デジタル信号を送信する場合には、ソフトウエア定義による前方誤り訂正技術SD-FEC回路を経て誤り訂正したのち、デジタル変調をかけ、そして無線IPやリモートPHY IPなどや、プレディストーション回路で送信信号を予め正しい形で受けられるように信号を補正しておく。送信のためのミキシングやフィルタリングを行い、D-A変換してパワーアンプから送り出す。

昨年発表した第1世代のZynq UltraScale RF-SoCは、最大周波数帯4GHzであった。総務省の周波数割り当ての3.7GHz帯(3.6〜4.2GHz)には少し不満が残った。そこで今回、最大周波数が5GHzの第2世代ZU RF-SoCをサンプル出荷した(図2)。これは2019年6月に製品化を予定している。このチップなら、3.7GHz帯だけではなく、4.5GHz帯(4.4〜4.9GHz)にも対応できる。準ミリ波の28GHz帯(27〜29.5GHz)に関しては、周波数ダウンコンバータで28GHz帯から3.7GHzあるいは4.5GHzに落としてからベースバンド処理を行うため、第2世代までのチップであれば、日本の周波数はカバーできる。ただし、5~6GHzの免許不要の周波数帯も世界各地で考慮に入れられているため、第3世代のZU RF-SoCで最大周波数6GHzのチップも2020年に予定されている。


市場の要件に合わせたポートフォリオ

図2 各国の5G周波数帯 出典:Xilinx


第2世代、第3世代品とも16×16あるいは8×8のMIMOアンテナを送受信できるようにするため、A-D/D-Aのデータコンバータを8個あるいは16個集積している。また、データレートをもっと上げるために複数のバンドを束ねて合成するキャリアアグリゲーション技術が使われるが、これに対しても二つのキャリア周波数を処理できるようにするため、ミキシングとフィルタリング回路をフレキシブルに構成できる。

また、ミリ波では周波数を変換するダウンコンバータを通る。A-Dコンバータからデジタルに変換した後、変調されたデジタル信号からベースベンド信号までこれまではJESD204インターフェースを通して接続していたが、外付けだったため、320Gビット/秒の並列信号処理だけで8Wもの電力を消費していた(図3)。しかし第3世代のチップだと、ここも1チップで実現できるため、消費電力はさほど増えない。


ミリ波向け拡張中間周波数(IF)の実装

図3 ミリ波でも周波数をダウンコンバータした後はZU RF-SoCをそのまま使える 出典:Xilinx


ミリ波用では、マッシブMIMOは不可欠になるため、部品点数はどうしても増えてしまいがちだ。ボードやシステムの小型化のために高集積化は必須になる。XilinxのZU RF-SoCには全て拡張性があり、上位互換性もあるため、短期間でスムーズに上位機種を市場に出すことができる。さらに第4世代のチップとなると、RFもAI回路も集積する7nmプロセスのVERSAL(参考資料1)になる(図4)。


現在から将来までの市場ニーズに対応するロードマップ

図4 将来に備えたロードマップ 出典:Xilinx


参考資料
1. Xilinx、超高級2.5D-LSIの全貌を明らかに (2018/10/12)

(2019/03/01)

月別アーカイブ

セミコンポータルはこんなサービスを提供します