アルテラは、ローエンドからミッドレンジ、ハイエンドに渡る広いアプリケーションに向けたFPGAを28nmプロセスで一気に作ると発表した。これまでは、微細化プロセスはハイエンドから始まり、ミッドレンジ、ローエンドへとマイグレーションしてくるのが普通だった。今回は全てのクラスを一気に28nmへと持ってくる。

図1　アルテラの28nm低価格Cycloneから高性能Stratix、ASIC用Hardcopy製品群

アルテラが進めるのは、低コスト・低消費電力のCyclone Vシリーズ、ミッドレンジのArria Vシリーズ、ハイエンドのStratix Vシリーズ、そしてFPGAのソフトウエア資産をそのまま生かせるASICのHardcopy Vシリーズの4品種である。

アルテラが広範囲な製品ポートフォリオを最先端の28nmプロセスからいきなり揃えるのにはわけがある。まず、28nmプロセスを開発していた台湾のTSMCのプロセスが使えるようになってきたことだ。TSMCは、低コストで低消費電力向けのLP（low power）プロセスと高性能なハイエンド製品向けのHP（high performance）プロセスを提供できるようになった。加えて、FPGAが得意としてきた分野のトランシーバ（入出力インターフェースの駆動回路）製品において、ローエンドの600Mbpsから、PCI-Expressの5Gbpsの拡張入出力インターフェース、さらにハイエンドな10Gbpsのバックプレーンと28Gbpsの超ハイエンドのビデオ伝送や軍用レーダーなどのインターフェースまでの要求に応えられるようになったからである。

特にプロセス技術的には、28nmからhigh-k＋メタルゲートの組み合わせ技術を使えるようになってきたため、プロセスマージンが増加した。40nmまではゲート絶縁膜は相変わらずSiO2系だったことからトンネル電流が増加するため酸化膜を薄くできなかった。high-k絶縁膜ゲート材料と、フラットバンド電圧を上げられるメタルゲートを導入できたため、低消費電力はもちろん、Vthを下げて高性能プロセスにすることも可能になった。このプロセス上の改善のおかげで、28Gbpsという高速トランシーバ回路でも消費電力は200mWに押さえることができた。

少容量ならオンチップメモリでバス幅を広げることはさほど難しくないが、大容量の外部メモリーをサポートしようとするとバス幅を広げ、しかも高速の伝送レートでの送受信が必要となる。例えば低消費電力版のMobile DDR仕様では、軍用のナイトビジョンゴーグル向けに400MHzのDDR3やLPDDR2を用いる。これがミッドレンジの応用になると例えばビデオスイッチャーとして533MHzでDDR3のメモリーが必要となる。40Gbpsや100GbpsのGビットイーサネット仕様のスイッチでは、800MHzのDDR3やQDR II+などの広いバンド幅が求められる。

製品ポートフォリオの拡充には、システムIPの拡充も必要となり、アルテラは先月Avalon Microelectronicsを買収、OTN（光伝送ネットワーク）向けに1.2Gbpsから100GbpsまでのデータレートをサポートするIPを手に入れた。これらのIPを使いハイエンド用途では光波長多重機器への応用を目指し、いかに早くIPをSiにインプリメントするか、を念頭に置き、シリコン実証済みIPの開発を進めている。