Samsung Electronicsが12nm級の微細化技術を使って32GビットDDR5 DRAMを開発した。実寸法の12nmという表現を半導体メーカーがしたことはこれが初めて。これまでメモリメーカーは20nm以下のプロセスを1x nm、1y nm、1z nm、1α nm、1β nm、1γ nm、と1〜2nmずつ刻んできた。ロジックメーカーは、14/16nmプロセスから10nm、7nm、5nm、4nm、3nmと呼んできたが、実寸法は14〜13nmで止まったままだ。

図1　Samsungが開発した32GビットDDR5 DRAM 　出典： Samsung Electronics

これまでロジックでは14/16nmプロセスから実寸法と大きくかけ離れてきた。数年前にはIntelの10nmプロセスとTSMCの7nmプロセスとはほぼ等しい、と言われていた。しかし、どちらも正確な寸法を表現していない。10nm辺りから、単位面積当たりのトランジスタ数で微細化を表現するようになってきたからだ。単位面積当たりのトランジスタ数ではTSMCの7nmプロセスとIntelの10nmプロセスはほぼ同じなのである。

微細化が止まった最大の理由は、短チャンネル効果でプレーナトランジスタのゲート長が限界に来ており、さらに配線幅と配線間隔も10nm以下の寸法を、リソグラフィ技術を使って正確に切れなくなってきたからだ。MOSトランジスタはFinFETやGAA（Gate All Around）構造でリーク電流を抑えるようになったが、配線幅と間隔は微細化に対応できなくなった。Micronが1βnmプロセスのDRAM開発を昨年11月のオンライン記者説明会で発表した時（参考資料1）、筆者は知らん顔して1βとは何nmかと質問してみた。Micronは13nm以下、と答えている。

半導体の微細化の進化は22nmまではほぼ配線幅と配線間隔を2/3ずつ微細化することでチップ面積の増加も加味して集積度を2倍に上げてきた。このため、微細化の進化とムーアの法則とは同一視されるようになってきた。しかし、ムーアの法則は、一つの集積回路チップに集積されるトランジスタ数は18〜24カ月ごとに倍増していく、という定義であり、微細化とは直接関係なかった。

ところが、SPI会員限定セミナー「TSMC研究」で紹介したように（参考資料2）、配線幅と配線間隔で表現されていたスケーリング則をリニアスケーリングと呼び、面積当たりのトランジスタ数で表現することをエリアスケーリングと呼ぶようになってきた。TSMCと常に一緒に歩んできたファブレスメモリ企業Etron TechnologyのCEOであるNicky Lu氏は、「TSMCはリニアスケーリングからエリアスケーリングをとるように変わった」、と「KIT/Symetrix International Symposium 2022」（参考資料3）の講演の中で述べている。

TSMCをはじめとする「半導体製造」メーカーが20nm以下のプロセスを実寸法で表現すると、メモリもロジックもテクノロジーの進化が進んでいないように見えてしまう。このため、メモリメーカーは、20nmから19〜18nmに移行すると1x nmプロセスと表現し、ロジックメーカーは14/16nmから10nmや7nmと表現した。まるで微細化テクノロジーがずっと続いているように見える。だからTSMCは実寸法を決して言わなかった。エリアスケーリングでさえ、TSMCはデンシティスケーリング（Density Scaling）と表現したり、IntelやimecなどはDTCO（Design Technology Co-optimization：設計とプロセスの同時最適化）と表現してきた。

今回はじめてSamsungは実寸法の12nm級メモリと表現した。もはや、1γ nmまでやってきた以上、実寸法を出さざるを得なくなったためであろう。

さて、Samsungは微細化によってメモリの集積度を32Gビットと倍増させたことで、開発したDRAMモジュールは、ダイ（裸のチップ）を積み重ねる層数が半分で済むようになり、厄介なTSV（Through Silicon Via）プロセスを使わずに済んだという。これにより消費電力を10%削減できたとしている。12nm寸法の達成に使ったリソグラフィがEUVかArF液浸マルチパターニングかについては明らかにしていない。

しかも微細化技術で集積度を倍増できたことから1TBのメモリモジュールの道が開けたとしている。1TBの大容量だと生成AI向けの大容量メモリとしてAIスーパーコンピュータに使えるだけではなく、クラウドビジネスを行うデータセンターでの並列演算処理などを高速化する要求にも応えられるようになる。量産開始は2023年末を予定している。

参考資料
1. 「Micron、1β nmノードの64GビットのDDR5x-DRAMをサンプル出荷」、セミコンポータル (2022/11/08)
2. 「【動画】TSMC研究〜会員限定Free Webinar（9/28）」、セミコンポータル (2022/10/04)
3. "CeRAM: Correlated Electron Memory", KIT/Symerix International Symposium (2022/08/25)