セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

LEAP、FPGA用スイッチ、STT-MRAM、TRAMをVLSI Sympoで発表

|

米国時間6月10日からハワイで開かれる2014 Symposia on VLSI Technology and CircuitsでLEAP(超低電圧デバイス技術研究組合)が3種類のメモリを発表する。FPGAのスイッチとして使う「原子移動型スイッチデバイス」とSTT-MRAMの一種「磁性変化デバイス」、PCRAMの一種「相変化デバイス」である。

図1 原子移動型スイッチの模式図 出典:LEAP

図1 原子移動型スイッチの模式図 出典:LEAP


書込み時間10nsの原子移動スイッチ
原子移動型スイッチでは10nsの高速動作を1Mビットのメモリアレイを用いて確認した。このスイッチは、固体電解質をCuとRuの電極で挟んだ構造を持ち、Cuイオンの移動によって両電極が接続されている、されていないかという状態を実現する(図1)。Cu電極にプラス電圧をかけるとCuイオンが電極から移動しRu電極とつながるとオンになり、Cu電極にマイナス電圧をかけるとCuイオンが元の電極に戻りオフになる。固体電解質の厚さは4~5nmと薄い。

オン/オフ時間は10ns程度と従来の原子スイッチよりも2桁速いため、10億(1G)個のスイッチをシリアルに切り替えても10秒程度でプログラムが終わる。このメモリスイッチは不揮発性であるため、待機時は電源をオフすることができる。すなわち待機電力はゼロである。

LEAPがこれまで開発してきたスイッチデバイスでは、Cu表面が酸化されCuイオンが十分に発生しなくなるため、オフからオン状態に遷移するのにスイッチ1個で1µsの時間がかかっていた。10億個のスイッチだと1000秒、すなわち16.6分もかかることになる。今回は、Cu電極表面をTiAl合金で覆い、Cu表面の酸化を防いだ。スイッチさせるための電圧は2.1V程度まで下がった。読み出し電圧はもっと低くて済む。


図2 1MビットのセルアレイとShmooプロット 出典:LEAP

図2 1MビットのセルアレイとShmooプロット 出典:LEAP


このスイッチの書き換え回数が1000回程度なので、LEAPはFPGAの回路切り替えスイッチ用途を想定している。今回は1Mビットのメモリアレイを試作し、Shmooプロットで2.1V以上であれば全ビットのスイッチが動作できたことを確認した(図2)。現在、1ブロックセルに2個のLUT(ルックアップテーブル)を集積した64×64セルのロジックアレイを試作中だとしている。

書き換え電流を1/3に削減したSTT-MRAM
磁性トンネル接合を用いたSTT-MRAM(Spin Transfer Torque Magnetic Random Access memory)では、LEAPは高集積化と低消費電力化を追求している。共に、メモリのセル面積を小さくすることで達成できる。しかし、リソグラフィでマスクパターンを加工するだけでは微細化と共に線幅のバラつきは大きくなる。LEAPの実験では、例えばマスクパターン幅を70nmから60nm、50nmへと微細化すると、そのバラつき3σは順に3.9nmから4.7nm、6.2nmへと広がっている。

そこで微細化してもバラつきを拡大させない技術をLEAPは開発した。これはセルのMTJ(磁性トンネル接合)部分を酸化させることでセルフアラインメント的に微細にしようとする技術(図3)。従来は、MTJとその上のメタルハードマスクを形成した後、セル全体をシリコン窒化膜で覆っていた。今回はMTJの周囲を酸化させた後、セル全体をさらに酸化膜で覆い、最終的に窒化膜で覆った形になる。リソグラフィでのメモリセルの直径は35nmであり、MTJの酸化膜は15nmの厚さであるから、その差20nmがメモリセルの直径となった。


図3 セル周囲を酸化しセルフアラインメントでセルを微細化する 出典:LEAP

図3 セル周囲を酸化しセルフアラインメントでセルを微細化する 出典:LEAP


16Kビットのセルアレイを試作、MTJの抵抗値のワイブル分布をとったところ、従来プロセスによるアレイと全く同じ傾きを示し、バラつきは変わらないことを確認した。この結果、書き換え電流は16Kセルの中央値で15µAと従来の1/3に下がった。磁気抵抗のオン/オフ比は中央値で従来プロセスの73%から86%へと上がり、「1」、「0」マージンが広がる良好な方向になった。ただし、図4では磁気スピンの向きが平行(P)から反平行(AP)、あるいはその逆のワイブル分布を示しているが、ややマージンが狭くなっている。これについてLEAPは、エッチング形状によるバラつきだろうと見ている。


図4 STT-MRAMの書き換え電流が下がる 出典:LEAP

図4 STT-MRAMの書き換え電流が下がる 出典:LEAP


LEAPはSTT-MRAMをコンピュータシステムのキャッシュメモリに使うことを想定しているが、そのアクセス速度の20ns程度は得られているとしている。従来のSRAMだとキャッシュメモリの面積が大きくメモリ容量を増やせないが、STT-MRAMはセル面積が小さい。このため、高集積化が可能でヒット率が高められると見ている。

ストレージあるいは、DRAMとストレージをつなぐストレージクラスメモリへの応用を目指す新しい相変化メモリT(Topological-switching)RAMでは、書き換え電圧を従来PRAMの5.1Vから2.0Vへ低減した。すでに1月下旬のLEAP報告会で、発表している(参考資料1)が、書き換え回数は100万回以上あり、書き換え時間も100ns以下と短い。Mビットクラスのメモリアレイの試作を進めている。ただ、ストレージとして使うためにはメモリセルのスイッチングをトランジスタではなくダイオードで行う方式の方が高集積化に有利だと見ている。

LEAPは平成26年度までの5年間に渡るプロジェクトであり、2015年3月(平成26年度末)までに、これらのデバイスの実用化のメドを立てる必要がある。

参考資料
1. 新型相変化メモリをTRAMとLEAPが命名 (2014/02/18)


(2014/06/10)

月別アーカイブ

セミコンポータルはこんなサービスを提供します