セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト
セミコンポータル

ポスト・ムーアの法則を模索するVLSI Symposium 2019

1980年代後半から90年代はじめにかけて、日米半導体戦争を和らげることを目的として開催されたSymposium on VLSI Technology and Circuitsだが、現在、日本半導体産業の存在が薄い。日本からの投稿数も採択数も激減しているのだ。2019年のTechnology部門は米国の1/3まで減少した。Circuits部門は1/7しかない。これでは世界から取り残される。

図1 ハワイで開催されたVLSI Symposium 2018 Circuits部門での模様 出典:VLSI Circuits Symposium委員会

図1 ハワイで開催されたVLSI Symposium 2018 Circuits部門での模様 出典:VLSI Circuits Symposium委員会


日本の更なる特徴は、大学からの投稿および採択論文数よりも産業界からのそれが圧倒的に少ないことだ。Technology部門の採択数74件の内、大学関係と企業関係からの採択論文数は、それぞれ38件と36件であり、ほぼ同じ数である。米国だと大学11件に対して産業界が13件とむしろVLSI業界の方が多い。ところが日本は大学が7件に対して産業界はわずか2件しかない。米国以外の地域でもこれほど顕著ではない。韓国だと大学4件、産業界も4件、台湾では大学8件、産業界も8件となっている。要するに、日本論文採択数が少ないのは、産業界からの論文が少なすぎるためだ。

ここで日本産業の没落を嘆くつもりはない。むしろ、このシンポジウムで見られる新しいトレンドや技術の流れをしっかり押さえ、日本の産業界からの奮起を促す意味で、これらを紹介する。

略称VLSI Symposium 2019は、京都のリーガロイヤルホテル京都で開催され、日米のほか、韓国、台湾、シンガポール、中国(香港、マカオ含む)、ベルギー、イタリア、英国、オランダ、スイス、インド、イスラエル、カナダ、ドイツからの採択講演がある。

新しいテクノロジーの方向を示す講演が一般に基調講演である。今回の基調講演は4件あり、それぞれ2件ずつ6月11日、12日の朝に予定されている。11日には、東京大学稲見昌彦教授が「Virtual Cyborg: Beyond Human Limits(仮想サイボーグ:人類の限界を超えて)」と題して講演を行う。AR、VRとロボットを使って未来の人間がハンディキャップなしでスポーツできる未来を語る。その後、米国国防総省のDARPA(高等研究計画局)のMicrosystems Technology OfficeのディレクタであるWilliam Chappel氏が「Managing Moore’s Inflection: DARPA’s Electronics Resurgence Initiative(ムーアの法則の変曲点を制御する:エレクトロニクス復活に向けたDARPAのイニシアチブ)」と題して講演する。DARPAは、ポスト・フォンノイマン型コンピューティングをDARPAのプロジェクトとして推進しているが、ここではムーアの法則以降の次の半導体イノベーションを模索している様子を話す。

12日の朝には、まずFacebookのSha Rabii氏が「Computational and Technology Directions for Augmented Reality Systems(拡張現実システムに向けたコンピューティングと技術の進化動向)」と題して講演する。これはARシステムに必要なコンピューティング技術はやはり低消費電力・高効率にしなければならないことについて述べる。その後、東京大学および理化学研究所創発物性科学研究センターの樽茶清悟氏が「Si Platform for Developing Spin-based Quantum Computing(スピンを利用した量子コンピュータ開発向けのシリコンプラットフォーム)」と題した講演を行う。これまで、量子アニーリングでは、磁石のスピンの向きを揺るがしてエネルギーを高め、その後落ち着いてゆき全体最小点(すなわち最適点)にたどり着くイジングモデル(Ising Model)が、シリコンのCMOS技術でも実現されているが、これとは違うようだ。Siの小さな量子ドットを形成し、冷却して量子コンピューティングを実現する講演である。

以上の基調講演は、AR/VRと、それを実現するための低消費電力コンピューティング技術や量子コンピューティングなどの新しいポスト・ムーアの法則に関するテクノロジーが主題となりそうだ。

技術動向として、最近はムーアの法則を乗り越えるために、無理にモノリシックに集積度を上げるのではなく、歩留まりと集積度が最大になり、かつコスト的に無理のないデザインルールの小さなチップ(これをチップレットと呼ぶ)を使ってSiP(Silicon in Package)のような形にパッケージする技術が注目を集めている。今回のVLSI Symposiumでも、NvidiaとTSMCからチップレットを使った技術の発表が2件ある。また、11日午後には、テクノロジーフォーカスセッションとして「3D Integration and Packaging」というセッションがあり、ここでチップレットの話が出るかもしれない。

(2019/04/19)

月別アーカイブ

Copyright(C)2001-2024 Semiconductor Portal Inc., All Rights Reserved.