セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

2nm以降のプロセスで世界バトル、日本も果敢に挑戦〜問題は消費電力の急増

|

世界の半導体プロセスは、ついに2nm以下という微細加工の分野でバトルが激化している。今や世界トップの技術水準を持ち、生産金額で実質上の世界チャンピオンであるTSMCはいち早く2nmプロセス開発に成功したと言われている。ちなみにTSMCの10月の売上額2432億台湾元(1元=4.68円)は、史上過去最高を記録しており、ついに半導体産業の一気上昇のムードが、いやがうえにも高まってきている。

泉谷渉の視点

こうした動きに対しSamsungは追撃の狼煙を上げ始めた。2027年までに1.4nmプロセスを立ち上げ、2nmプロセスは2025年にも製造に持ち込む考えだ。GAA(Gate All Around)技術を採用し、1.4nmの場合にはナノシートの数を3枚から4枚に増やすと言う。これでスイッチング能力と動作速度が加速し、リーク電流も減少するというのであるからして、ただ事ではない。当然のことながら、Intelのファンドリプロセスも2024年までに2nmプロセスに目途をつけるという考え方を示している。

こうした状況下で日本の国家戦略カンパニーであるラピダスは2nm以下をやってみせるとの明確なプランを打ち出し、あらゆる作戦を講じている。最近になっては、フランスCEA-Letiと提携、1nm台に挑戦する姿勢も打ち出し始めた。

ラピダスは年内にも米国西海岸、さらにはインドに事業拠点を作る考えを固めている。西海岸に拠点を置くことによって、GoogleやAppleなどに対応するチップの受注が見込めるのだ。合わせてNvidiaは生成AI向けGPU(グラフィックスプロセッサ)の日本への供給に全面協力すると言い出した。

MicrosoftもAI向けで日本と連携する計画を打ち出した。いわば日米協力による2nmプロセス以下の半導体の世界バトルに、なんとしても勝利しなければならないという気合が感じられる出来事なのである。

ベルギーの世界的な半導体研究所であるimecは、日本国内に研究拠点を作るという計画を打ち出した。場所は東京または大阪と言われている(編集注1)。これはASMLのEUV装置をラピダスがフル活用できる状況を作ることにつながる。物理的限界としては、0.5nm以下は作れないとも言われているが(編集注2)、 2nm以下の戦いにおいて、ラピダスおよび日本政府は総力を挙げて戦うことを世界に宣言した形となるのだ。

MicrosoftもAI向けで日本との連携を決めている。もちろんIBMも協力する。言ってみれば、ラピダスは日の丸半導体ではなく、日米欧の連合軍が立ち上げる巨大なファンドリ工場と言えるだろう。

こうした状況下で、AI開発に必要な計算量が爆発的に増えてくることが問題となり始めた。AIに関する計算を行うのに要する消費電力は、世界全体で2018年には15TWhであったが、2030年にはなんと1200TWhになってしまうと予測されている。さらに2050年には221,000 TWhまで行くと言われており、もうどうにもならない。要するに生成AIはめちゃくちゃに半導体を使うのだ。

こうなれば、半導体自体の消費電力を圧倒的に減らしていく必要がある。例えば東北大学が注力するスピントロニクス半導体の量産を加速することが重要になってくる。これまでの汎用のDRAMに比べては1000分の1の消費電力で動かすメモリであり、この運用が待たれるばかりだ。

また、一方で、ラピダスが主張している通り、回路設計段階で低消費電力になるような高速ロジック半導体を開発しなければならない。

時代はカーボンゼロに向かっていると言うのに、AIによる半導体の急増がSDGsを阻害してしまうのであれば、洒落にもならないのである。

産業タイムズ社 代表取締役会長 泉谷 渉

編集注
1. ImecのCEOであるLuc van den Hove氏に11月、伺ったところ、東京か大阪に日本の拠点を置き、北海道にも簡単なオフィスを作る予定だが、実際にはまだ決まっていない、と述べている。
2. 2nmとか1nm、0.5nmは実寸法ではなく、一つのプロセスの呼び名にすぎないため、物理限界は別の話である。そもそもSi原子1個の寸法が0.5nmに近いため、原子1個の大きさではMOSトランジスタとして機能しない。物理限界は実寸法で10nmあたりだろう。Si中の電子は、1立方cmあたり10の24乗個のSi結晶の中のドナー不純物が10の18乗/cm3程度なければ電流として湧き出さない。つまり百万分の1個のドナーで電流が固体中に供給されている。MOSFETの限界寸法はこの場合の寸法で決まるのではないだろうか。

月別アーカイブ