半導体のプロセス技術は飛躍的に進展し、いまや超微細ナノの時代を迎えている。しかしながら、シリコンをベースに作り上げるという世界はあまり変わっておらず、それほどの進展もない、という人たちも数多い。なぜならば、インテルのプレーナ技術(編集室注1)登場以来、トランジスタは常に平面型の2次元構造であり続けたわけで、半導体の最も基礎となるトランジスタは何にも変わっていない、ともいえるだろう。

ところがここにきて、日米で同時多発的に注目すべき出来事が起き始めた。米国においては、世界最大の半導体メーカーであるインテル社がトライゲートトランジスタと呼ぶ3次元構造の最新トランジスタ技術を採用し、新たなプロセッサファミリを量産している。この技術は電流を制御するゲートの構造を2次元から3次元にすることでリーク電流を抑制するとともにトランジスタ密度の向上を可能にするという。

プレーナ型トランジスタはICの中心であり続けたが、個別トランジスタの大きさは常に縮小し続けた。しかし、これ以上の縮小はリーク電流の問題で限界がきているといわれている中で、インテル社はいわば3次元構造のトランジスタを導入することで一気の解決を図ろうとしているのだ。

22nmプロセスで製造される3次元トライゲートトランジスタは、現在の32ｎｍプロセスで製造されるプレーナートランジスタと比べて、最大37％の性能向上が可能といわれ、もし同じ性能を実現した場合には最大50％の省電力化が図れるともいわれる。インテル社はこの3次元トランジスタでムーアの法則を維持し、14nmプロセス技術にも採用していく方向であるという。

一方、日本においては先ごろ、香川大学工学部の岡本研正教授がダイスターとよばれる新トランジスタの発表を公式に行なった。これまでのバイポーラトランジスタはpnpかnpnの3層構造をもち、スイッチング機能を有するトランジスタであるサイリスタ(編集室注2)はpnpnまたはnpnpの4層構造を有していた。岡本教授が発明にこぎつけた新型トランジスタ（ダイスターと命名）およびサイリスタ（ダイリスターと命名）は驚くなかれ、発光ダイオード（LED）とシリコンフォトダイオードを密着させただけの構成で従来のものと比べても遜色ない特性を示し、実用に使えるというのだ。

ダイスターはベース電流を増やすだけでサイリスタにもなるらしく、LEDとフォトダイオードをくっつけるだけで増幅素子が実現できることは、これまで見たことも聞いたこともない新学説であると言ってよいだろう。

最近の研究成果によれば、LEDとフォトダイオードを30cm以上離しても、トランジスタ作用（電圧増幅作用）があることが判明し、いわば光空間の新トランジスタが誕生したことになる。今後どのような応用展開が見込まれるかは、さらなる開発に待つところであるが、非常に期待できるデバイスであるといって良いだろう。

ちなみに、トランジスタを発明したウィリアム・ショックレイ博士の理論は、接合型pnpトランジスタの動作理論においてベース層は非常に薄く、不純物濃度が小さいので正孔はベース層を拡散により突き抜けてコレクタ領域に達する、という電導説に基づくものだ。ところが、岡本教授の出した仮説は実に興味深い。つまりは、トランジスタはそもそもエミッタ-ベース間の発光作用とコレクタ-ベース間の受光作用により動作しているのではないか、という光動説を主張するのだ。はてさて、世界の多くの学会がどのように反応するかは実にエキサイティングなところなのだ。

編集室注）
1) プレーナICを発明したロバート・ノイス氏は当時フェアチャイルドセミコンダクターにおり、「裏切りの8人」の一人ジャン・ホーニ氏が同じ会社でプレーナプロセスを開発した。インテルはシリコンゲートMOSトランジスタをいち早く開発した。このため厳密には、プレーナ型シリコンゲートMOSトランジスタと言った方がいいかもしれない。
2) トランジスタそのものもスイッチング機能をもつ。トランジスタは、入力電圧を加えた時間だけ出力電流が流れるのに対して、サイリスタはゲートにパルスを加えるとオンし続ける、いわゆるラッチ状態となって入力をゼロにしても出力電流が流れ続ける。サイリスタは電流を止めるために転流回路という出力端子の電圧を逆にするための回路を導入しなければならず使いづらいため、入力ゲートを負にすればオフできるGTO（ゲートターンオフサイリスタ）につながった。GTOでさえ正負の二つの電源が必要なためやはり使いづらく、入力ゲートを正(極性が逆なら負)にした時だけ電流がオンになる(トランジスタと同じ)IGBTへとさらに発展した。