セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

ワーストケース法より正確に、モンテカルロより短時間にシミュレーション

|

プロセスのばらつきを従来のベストケース/ワーストケースのモデルよりも正確に、しかも局所的なばらつきはモンテカルロ法よりも高速に計算するといった、「良いとこどり」の第2世代統計的バラツキ設計ツールSolidoSTATを、開発したカナダのSolido Design Automation社がアジア企業に向け積極的な攻勢をかけている。

2005年に設立したばかりのSolido社の製品は、プロセスのばらつきによるトランジスタのパラメータのばらつきをシミュレーションすることで、どのプロセスが最も敏感なのか、どのトランジスタが最も敏感なのかを知ることができる。トランジスタやパターンの寸法を修正したり、回路構成を修正し、最適な設計を行うことができる。


Silicon Phenomena Causing Process Variation


リソグラフィやエッチングなどプロセスのバラつきがあると、そのウェーハ全体に渡る統計的なばらつきはさらに広がる。加えて、トランジスタやコンタクトなどが近づくことによる影響もある。これらすべてをシリコンに焼き付けると最初のプロセスのばらつきからシリコン上のばらつきは大きくなってしまう。このため、当初狙っていたスペックの範囲に収まらなくなり、歩留りが低下する。シミュレーションでプロセスばらつきをできるだけ正確にしかも短時間で見積もりたい。

Solidoは、SolidoSTATシミュレータのアルゴリズムについては明らかにしないが、ベルギー大学で研究したエンジニアが開発したものであり、インテリジェントデータマイニングを利用し、シミュレーションを何回か繰り返し実行するという。


Solido社社長兼CEOのAmit Gupta氏

Solido社社長兼CEOのAmit Gupta氏

トランジスタレベルのばらつきを解析するため、デジタルLSIだけではなくミクストシグナルやアナログLSIにも有効であるとしている。設計時間を短縮できるだけではなく、バラツキをワーストケースで考える必要がないため、消費電力は10~15%削減できると、同社社長兼CEOであり共同創立者でもあるAmit Gupta氏は語る。トランジスタやブロックのレイアウトを最適化できるため面積も同じ程度削減できると同氏は続ける。

月別アーカイブ