セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

「微細化と共にPLDがASICよりもますます優位に」−AlteraのDaane CEOが講演

|

プログラマブルロジックの米Altera社CEOのJohn Daane氏は、ASICやASSPと比べてPLDはより微細なプロセスを使えるようになり、同時に少量多品種製品の時代を迎え産業用分野で、より価格に見合うデバイスになってきたことを、米広報会社Globalpress Connectionsが主催したeSummit2009において述べた。PLDが微細化時代と共にますます有利に働くようになってきたことを強調した。

米Altera社CEOのJohn Daane氏


Daane氏は2002年ころと今の2008年とを比較し、ASIC/ASSPが徐々にコスト的に見合わなくなったことを分析した。2002年ころの130nmノードにきてからムーアの法則は技術的には可能だが、コストがあまりにもかかりすぎて投資額に見合うのかどうかを真剣に検討しビジネスモデルの変更を考えなければならないことを米国の半導体設計業界では認識するようになった、とDaane氏は述懐し、90nm時代にはASICはもはや投資額に見合わないことがはっきりしていたことを述べた。90nmプロセスには3億ドルの投資額に対して、それほど大量の製品を生産する必要がなくなり見合わなくなった。ASSPだと、10ドルの単価に対して1500万個の数量が必要になるが、民生向けにしか通用しなくなった。この結果、ASICは設計件数が減少していったと分析する。

これに対してソフトウエアで回路を設計するプログラマブル半導体は、DSPにしろ、マイクロプロセッサにしろ、MCUにしろ、1チップでさまざまな分野に供給できるというメリットを持つ。PLDは特にこの5年間で見ると年平均成長率CAGRは11.5%であったのに対して、ASICは4.5%にとどまっている。すなわちPLDはASICの2.5倍も成長した。

ASSP/ASICはコスト的に見合わなくなった結果、コスト削減という観点から最先端の微細化プロセスではなく、古いデザインルールを使わざるを得なくなっていった。このため2008年時点ではAlteraのFPGA、Stratix IVは40nmのデザインルールで作った400万論理ゲートと8MバイトのRAMを搭載しているが、同じ集積度のASICは130nmのままであり、チップサイズは同じ程度である。Alteraは同じデザインのままASICに落とせるHardcopyという製品を持っており、StratixをHardcopyに変換するとチップ面積は半減する。

2002〜2003年ごろはASICもPLDも同様に130nm設計ルールだが、2008〜2009年はPLDの方が3世代進んだプロセスを使うようになってきた。

PLDは市場として、ギガビットEthernetやネットワーク市場、工業用Ethernetなどのインフラストラクチャ市場ではかなり有利になり、ASICは生き残ることが難しくなってきた。Alteraは6GbpsのI/Oを持つ唯一のメーカーだと同氏は自慢する。また、軍事用でもPLDは使われやすい。海軍、陸軍、空軍で使っている無線がそれぞれ違うからソフトウエア無線(SDR)によってどの市場でも通用するようなアプリケーションがある。

自動車市場でもいろいろなバスが出てきているため、それに合わせるようにPLDには大きなチャンスになるという。今回の経済不況がリセットされた後、数年間、AlteraのPLDは5〜9%で成長するのに対して、他の半導体デバイスは1〜3%程度にとどまると、Daane氏は予測する。


(2009/04/14 セミコンポータル編集室)

月別アーカイブ