半導体メモリーの成長性がはっきりしてきたことで、バッチ式のALD（原子層エピタキシャル）技術が新たな展開を見せている。日立国際電気は、DRAM製造向けの装置が2006年にブレークし、12月には累計出荷台数が100台を突破した。

もともと、薄い膜の製造に向く技術であったためDRAMのキャパシタ絶縁膜に使われていた。誘電率の高いシリコン窒化膜の形成からガスを変えることでHigh-k膜にも適用できる。DRAMだけではなくNANDなどのフラッシュメモリーも薄い膜を使うため、ALD技術が使える。

薄い膜の形成だけではない。日立国際によると、ALD技術の特長はコンフォーマルな膜、すなわちシリコン表面の凹凸に忠実に膜が成長することである。特にアスペクト比の高い部分に有効だ。これはマイクロローディング効果、すなわちパターンの密度の高い場所と低い場所で堆積速度が違うという効果がないことによる。もともと、ALDはシリコン表面に1原子層ずつ形成する技術であるため、表面に原子層が吸着すると次の原子はもう入りこむ余地がなくなる。このため、ステップカバレージがよい、すなわちコンフォーマルな膜を形成できる。

このことはメモリーだけではなく、ロジック半導体でも有効になる。ALDは400℃程度の低温で膜形成ができるため、温度を上げたくないロジックの製造にも向く。従来のLPCVD技術ならマイクロローディング効果はあるため、パターン密度の高いSRAM部分と密度の低いロジック部分とで堆積速度が違ってしまい、膜厚が異なってしまう。低温で形成できる上にマイクロローディング効果のないALDなら、こういった問題がない。

米国のAviza Technology社は、メモリーメーカーがアジアに集中していることでセミコン台湾に積極的に出展している。メモリーは価格へのプレッシャーが強いため微細化への移行が著しい。形成する膜はやはりDRAMキャパシタ膜だけではなくメモリーセルに必要な膜の形成に利用する。例えばキャパシタの上部電極のTiNもALDで形成する。コンフォーマルの特長を生かしトレンチ/スタックいずれにも使える。加えて、シリコン窒化膜からHigh-k膜への移行にも有効である。キャパシタをオンオフするトランジスタのゲート酸化膜もALDで形成するとしている。

NANDのトンネル酸化膜の形成にも有効で、トンネル酸化膜のようなきわめて薄い膜は下地のシリコンの結晶面方位に従うと、同社製品ディレクタのVivek Rao氏は言う。この性質を利用すると、トレンチやスタックのように水平面と垂直面を使うメモリーセルでは結晶面方位が異なるため、酸化する膜厚が違ってしまい、薄い部分ではリーク電流が増加する。これを防ぐため、Avizaは酸素ラジカルを利用する酸化膜を形成し結晶面依存性を減らしている。

フローティングゲート型NANDセルに加えて、MirroBit構造のNOR型セルではキャパシタ膜にONO膜を使う。この酸化膜、窒化膜の形成や、これらの膜をHigh-k膜に置き換えてもALDが使える。

同社は当面メモリー応用が主体だが、低温プロセスが使える点でロジックにも有効だとみている。