東芝、3次元NANDフラッシュ専用の設備導入に投資

このニュースは、日経だけが事前に東芝から取材をすませ、当日のプレスリリースの発行と同期をとったもの。現在NANDフラッシュの最大容量は、Samsungの128Gビットメモリ。東芝はプレーナ技術でNANDフラッシュの大容量化を進めてきたが、Samsungは3次元構造のNANDフラッシュ製品を昨年8月に生産始めた。これまで、東芝は微細化を優先、3次元NANDフラッシュ化はその後、と語っていた。

3次元NANDフラッシュは、NAND型CMOSトランジスタを横に8個並べた従来のプレーナ構造を、縦に8個並べる構造を採っている。このため、製造プロセスが複雑になる。NANDフラッシュチップを積み重ねる3次元実装技術とは異なる点に注意する必要がある。3次元NANDフラッシュは一つのシリコンダイに垂直方向に8メモリセル分を並べる構造である。MOS構造は従来のフローティングゲートに代わり、ナイトライド膜を利用する構造になりそうだ。その新しい電荷蓄積構造に対応するため、東芝とSanDiskは、リソグラフィや成膜装置、エイッチング装置などの最先端設備を順次導入していく計画だ。

単位面積当たりの容量が一気に8倍になるため、リソグラフィ的にはやや緩い設計ルールを用いられてきた。東芝は、現在64Gビット製品を19nmプロセスで作っているが、17/16nmへとシュリンクすることで128G ビットを目指していた。このルールで8個のNANDトランジスタを縦に並べていくと1Tビットを実現できる。東芝は、5年以内に開発すると報じているが、ロードマップ上の実現時期としては無理のない範囲といえよう。

昨年8月に、Samsungはこの3次元構造のNANDフラッシュメモリの量産を発表しただけではなく、それを使ったSSD（半導体ディスク）も発売した。その時のチップの容量は128Gビット。東芝は新しい四日市工場で、「2015年度後半以降、2Dメモリから3Dメモリへの切り替えを目指す」と述べていることから、最初の製品は128Gビットか最大でも256Gビットであろう。順次、微細化と3次元化を組み合わせながら、256Gビット、512Gビット、1Tビットへと進展させていくことになろう。

高集積メモリに必要なリソグラフィ技術が10nm台になると、ArFにしろ、EUVにしろ、スループットが落ちる点では同じ。これまでのようなペースで開発が進みそうにない。どちらがスループットを上げられるか、勝負はEUVのASMLか、ArFのニコンか、予断を許さない。3次元構造を習熟しておくことは、メーカーにとって重要であり、より高集積のチップの製造には、リソグラフィ技術だけに頼らないという意味で欠かせない。

NANDフラッシュに絞ってメモリビジネスを推進している東芝は、Samsungが3次元メモリで先行したことに対して、少しは焦ったはず。それもSSDに採用されており、量産でもSamsungに先行された。東芝セミコンダクター＆ストレージ社社長であり東芝の執行役上席常務である成毛康雄氏は、昨年9月の説明会において、まず微細化を優先してコスト力を強め、そのあとに3次元化していくと述べている(参考資料1)。今回の投資による3次元構造のNANDフラッシュの製品化時期は、そのロードマップに載っているといえる。

参考資料
1. アップルiPhone5Sに初の64ビットAPU搭載、東芝積極投資に注目 (2013/09/17)