2016年までの実装技術のロードマップ、JEITAが発表

　このロードマップ･ブックでは、2016年までの電子機器の動向から分析し、半導体パッケージング、電子部品、プリント配線基板、実装設備の動向を予測している。加えて、トピックスとして燃料電池の動向についても触れている。
　半導体パッケージング技術では、多ピン化と低背化がBGAとQFN、FBGAについて進み、特に取り付け高さがQFNは現在の0.65mmから2014年には0.4mmに、FBGAは現在の0.8mmから2012年に0.5mmへと薄くなると見ている。加えて、ワイヤーボンディングの最小パッド寸法や、ボンディングワイヤー径、フリップチップのパッドピッチやバンプの高さ、最大パッド数などのロードマップについても触れている。
　半導体LSI全体に占めるベアチップ実装とウェーハレベルCSPの先行きについても述べられている。2006年時点ではベアチップが5%、ウェーハレベルCSPは3%程度しかないが、2016年にはウェーハレベルCSPは13%にも達すると予測する。ただし、ベアチップは7%程度の伸びにとどまる。半導体デバイスの高速･高周波特性への強い要求による。

　さらに今後は部品内蔵基板や、シリコン貫通孔などの技術により3次元実装技術が発展するといわれている。特に、個別のパッケージに実装されたテスト済みのLSIを組み合わせて実装して品質保証されたMCPやSiPを実現するため、POP（package on package）やPIP（package in package）といった技術も進展すると予測する。

連絡先：　電子情報技術産業協会　知的基盤部　(03)3518-6434