EDAの標準化提案をわずか30日で仕上げる標準化団体Accellera

標準化の規格はIEEE0000という形で規格として最終決定する。しかし、決定までに時間がかかる。Accelleraの一員でMagma Design AutomationのIndustry Partnership Program DirectorのYatin Trivedi氏によると平均3年くらいだとしている。今の時代に3年の期間は技術の陳腐化以外なにものでもない。かといって米国の学会にすぎなかったIEEEが世界の標準化団体になっている以上、IEEEを無視するわけにはいかない。そこで、IEEEで最初から議論するのではなく、「Accelleraでまず決めてからIEEEのワーキンググループへ提案するという形をとる」（Yatin Trivedi氏）。Accellraで決めるのに要する日数はわずか30~60日だという。そこからIEEEで最終的に決めるまでに数カ月要するが、以前に比べれば圧倒的に短くなり、標準化を一段と速く進められるようになってとしている。

Accelleraで標準化を進めてきた規格には、IEEE1800 SystemVerilogをはじめIEEE1850 PSL (Property Specification Language)、アナログやミクストシグナルなどのLSI回路を描くのに必要な言語の標準化だけではなく、最近の低消費電力化のための設計フォーマットやインターフェーステストの統一などもある。加えて、相互運用性（interoperability）の標準化も進めている。たとえばIPを検証するためのVIPについても、それをどのメーカーも再利用できるようにするための活動も行っている。

半導体ICの最近の大きなトレンドの一つである低消費電力化に対してもIEEE P1801 Unified Low Power Format (UPF)をAccelleraで決定し、IEEEに諮っているところで2008年後半にはIEEEの規格になるという。SoCロジックのテストに関してもテストデータの圧縮フォーマットIEEE P1450.6.1 Open Compression Interface (OCI)も同様に後半の決定を待っている状態だとAccellera会長でSun Microsystems社Fronted Technologies & OpenSPARC部門シニアディレクタのShrenik Mehta氏は語る。

こういった新技術を標準化しなければ、たとえばテストデータを圧縮するのにその圧縮アルゴリズムを開発しても自社で作るのでは外注に作ってもらう場合には標準化していなければ時間がもったいない。こういったテストデータの圧縮アルゴリズムなどの技術を開発してもSoCチップの差異化には何ら結びつかない。こういった作業こそ標準化して外注に依頼できる体制を作っておくことが欠かせない。

今のところ米国のツールベンダー、半導体メーカー、IPベンダーを中心に27社が参加しているが、日本からはJEITAが参加しているという。