パナソニックとルネサス テクノロジは、次世代システムLSI向けの32nmプロセス共同開発において32nmプロセスでトランジスタ量産への目処をつけたと発表した。

パナソニックはこの2社の共同開発を通じて昨年6月に世界初でシステムLSIへ45nmプロセスを導入と謳っており、この32nmプロセスについても、量産時期は明らかにしていないが、「一番で手を上げたい」（パナソニック　セミコンダクター社広報）と意欲を示している。

「社内に先端の需要があり、ゴールの形がはっきりしているのが強み。市場が求めたときには垂直に立ち上げられる体制が整ったということ」と同広報は語っている。

開発した32nm量産の要素技術としては、CMOSの一種であるCMIS (Complementary Metal Insulator Semiconductor 相補型金属絶縁膜半導体) 向けにMetal/High-kゲートスタック構造を有するトランジスタに原子レベルの超薄膜キャップ層を最適な条件下で追加したもので、配線にはLow-k材料を用いた、とするのみで、技術的詳細は明らかにしていない。

キャップ層の導入により、実用化レベルのトランジスタの信頼性、および大規模回路を動作できるレベルにトランジスタ間の電気的特性のばらつきを抑制できたことで今回の発表になった模様。

パナソニック（当時松下電器産業）とルネサス（当時は三菱電機）は1998年に共同開発に合意、2001年に130nm DRAM混載プロセス、2002年に90nmシステムLSIプロセス、2004年に90nm DRAM混載プロセス、2005年に65nmシステムLSIプロセス、2007年に45nmシステムLSIプロセスをそれぞれ開発完了している。

パナソニックは2007年6月に業界の先頭を切って45nmプロセスを同社のシステムLSIのUniPhierに適用、ビデオデコーダチップの量産を開始している。パートナーのルネサスは、しかし、65nmプロセスの量産が今年8月に本格化したばかりで、45nmプロセスは2009年下期、32nmプロセスについては2011年頃と、パナソニックとはかなり温度差がある。「電気特性のばらつきの抑制、信頼性の確保ができたが、今後300mmラインへのインテグレーションへ向けてまだ開発は続く」（ルネサス広報）としている。