東大とTSMCが包括提携、3nm以下のLSI実現に向けた国際協力へ

図1　東京大学とTSMCが国際提携　左側3名が東大、右側3名がTSMC

TSMCと東京大学の包括的な提携では、TSMCは今後、7nm以下の7nmプラス、5nm、3nmへと微細化をさらに推し進める上で、東大が半導体デバイス物理や新規材料開発、先進的な特性評価（キャラクタリゼーション）などでこれまで実績を上げてきた点を評価しており、特に原子レベルの微細化研究の成果に期待している。一方の東京大学は、当面、国内の半導体設計、製造装置、材料などのメーカーと半導体応用としてのクルマや医療機器などのメーカーからのゲートウェイになろうという構想を持っている。TSMCのMark Liu会長は、「東大はカスタマであり、イノベータでもある」と東大を高く評価している。

Liu会長が東大をパートナーとして選んだ理由は、10人のノーベル賞を輩出した世界的な大学であり、しかもTSMCの半導体チップ製造のシャトルサービスを利用してきたカスタマでもあるとする。さらに11月1日にTSMCを東大の研究者が訪問、3nm以降のLSI製造の未来についてディスカッションしてきたことから3nm未満の課題を共有し、さらに共同で開発できるとTSMCからの信頼を勝ち得たために今回の提携に至った。TSMC側は、3nm以下のデバイス物理の研究や材料開発、特性評価など、開発指針を得ることが狙いのようだ。

東京大学では、システム設計からLSI設計に渡る専用LSIの開発センターともいうべきd.labを10月1日に設立し、未来の半導体設計ツールや手法を開発していく。このほど、慶應大学から東大の教授になりd.labのセンター長に就任した黒田忠広氏は、「エネルギー効率を10倍に上げるLSIの開発と、その設計開発効率も10倍に高めるという目標を掲げている」と述べ、d.labがLSI設計のハブになるだけではなく、設計手法とツールの開発も手掛けるとしている。

これまでLSI設計では、LSI設計言語であるHDLやVerilogなどの言語を使って仕様をプログラム記述し、RTLフォーマットを得てきた。設計ではさらに、回路に落とすネットリストの作製や配置配線・レイアウトの物理設計、工程ごとの検証作業などが必要だ。半導体チップが欲しいユーザーがHDLやVerilogを勉強しなければRTLまでの設計データを得ることはできなかった。半導体設計のこのバリヤを下げるために、黒田センター長はC言語やAIでよく使われるPythonなどソフトウエア開発者が手慣れた言語でLSIを設計できるようにしたいと期待する。つまり、C言語やPythonで書かれたプログラムをRTLに変換するコンパイラやコンバータなどを開発し、そのバリヤを下げることもd.labの目的だという。

日本の半導体開発は弱体化した。このため、HDLやVerilogでLSIを設計できる人材も少なくなってきた。半導体を使うべき総合電機やベンチャー企業が半導体設計できないとなれば、日本のITやエレクトロニクスが弱体化する。すでにそうなっているが、これを少しでも強くしたいという想いも黒田教授にはあるようだ。

そして時代と技術トレンドは、専用LSIを安く作る手法の開発に向かっている。誰でもLSIを簡単に設計できれば、自分だけの半導体チップを手に入れられるようになる。これは日本が強くなれるための布石となる。東大の五神真総長は、「量子コンピュータだって、その実現には半導体技術が必要だ」という認識を示し、さまざまな専用半導体チップを実装していくことこそ、日本を強くする道だろうと考えている。